中导未来科技(深圳)有限公司!
专注LED灯控方案研发不断开拓创新丨以技术为核心丨视质量为生命
全国咨询热线:13662207379/18818590114欢迎广大客户免费咨询
PCBA方案研发厂家:欢迎您
当前位置:PCBA方案 >灯控方案知识 > PCBA问答 >  

射频电路pcb设计原则

时间:2022-04-29 10:43:12 来源:PCBA 点击:0

射频电路pcb设计原则

中国工程师在高频模拟和数字混合电路板设计过程中,对EMI电路性能的影响非常感兴趣。EMI抑制措施很多,控制EMI的主要方法是降低辐射源的能量,控制电路板上的电压电流引起的电磁场的大小。本文的作者有几十年的电路基板设计经验,对基板水平抑制EMI技术进行了深入分析。

电磁干扰EMI是指从电路基板放出的杂质能量或从外部进入电路基板的杂质能量,包括导电型(低频)EMI、辐射型(高频)EMI、ESD(静电放电)或雷电EMI。传导型和辐射型EMI具有差模和共模表示形式。

在处理各种形式的EMI时,必须具体分析具体的问题。对于由ESD和雷电引起的EMI,EMI必须抑制在设备进入ESD和雷电系统之前移除,从而防止系统的操作异常或损坏。对于导电型或低频EMI,无论接收或发送如何,都在电源线和电路板输入/输出口的传输路径上进行滤波。辐射型EMI的抑制有电子滤波、机械屏蔽以及干扰源抑制三个基本形态。

在全部的EMI形式中,辐射型EMI最难控制。由于辐射类型EMI的频率范围从30MHz到GHz,所以在该频带中能量的波长短,并且即使电路板上的非常短的布线也可以是发送天线。另外,在该频带电路中电感增大,有可能增加噪声。EMI较高时,电路容易失去正常功能。

辐射类型EMI的控制和屏蔽被机械屏蔽技术、电子滤波或干扰源抑制,电子滤波和机械屏蔽技术对抑制EMI有效,实际上经常使用,但是这两种方法通常是控制辐射类型EMI的第二防线。电子滤波技术需要增加元件和粘结时间,所以成本高。另外,由于用户为了便于内部设备或PCC板的维护,经常打开设备屏蔽门或拆除背板,所以机械屏蔽技术通常是虚构的。

因此,控制EMI的主要路径是降低辐射源的能量,控制电路板上的电压电流引起的电磁场的大小。由于电路的大部分粘附在电路基板的范围内,所以通过电路基板电平的精心设计,能够控制电感、电容、瞬态电压以及电流路径,控制电磁场的大小。由于电感、容量、瞬态电压以及电流路径等因素对EMI的影响不同,本文集中讨论了板级设计中控制共模辐射EMI的主要步骤。为了更好地理解本文提出的方法,首先,EMI和电路功能的一些重要概念将被描述。

发射频率带宽

EMI关注在频率范围内不仅包括信号的时钟频率,还包括信号的谐波。高阶谐波频率振幅由设备输出信号的上升时间和下降时间决定。信号的上升沿以及减少边缘的变化越快,信号频率越高EMI越大。无论哪一个电路,上升时间5ns的元件用上升时间2.5ns的元件替换的话,提高到EMI约4倍。如果不考虑时钟频率,则电路信号的上升或下降时间小于11ns,为0?发生30MHz范围内的各种谐波,产生强EMI辐射。

PCB寄生参数

PCB上的各布线及其返回路径可以用电阻、容量和电感的三个基本模型来描述。在EMI和阻抗控制中,容量和电感的作用很大。当两个不同电压的导电层被绝缘材料隔开时,在两个导电层之间产生电容。在电路板上,电容器由一个布线和所有相邻的布线或导电层之间的绝缘区域形成。绝缘区域由导体周围的空气与导体隔离FR4的材料构成。

导线与电路(地线或接地层)之间形成的电容值最大。Vcc请记住电源层(5V等)对于交流信号来说等同于接地层。通常,为了抑制信号电场的辐射,需要保证布线与该电路之间的电容的数值高,如果布线变宽或电路之间的距离变近,则容量的数值变高。

电感是电路基板导体积蓄周围磁能的元件。磁场是由流过导体的电流产生的感生,磁能阻碍电流的变化。由于电感引起的信号频率越高,电感的阻抗越大,所以当输出信号的上升和下降沿着谐波频率EMI落在辐射频带内时(上升时间为11ns以上),重要的是降低上导体的电感值。

电感的数值表示储存导体周围的磁场的能力,磁场变弱时感抗减少。磁场的大小取决于导体的横截面积(厚度和长度)。导体变宽,变厚,变短磁场变弱,电感降低。

更重要的是,磁场的大小是由导线和电流电路组成的闭环面积的函数。当导线接近该电路时,两个产生的磁场相互抵消。这是因为两个磁场的大小几乎相等,极性相反。在狭窄的空间中,信号路径和该电路周围的磁场的大部分对消失,电感低。

第一IC和第二IC之间的连线表示PCB上的引线,引线A比引线B长,但是闭环区域A比B小得多,其感应也通过控制比区域B小得多的闭环区域来改变电感的方法。

阻抗

导线和电路之间的阻抗和一对电源电路之间的阻抗是导线和电路或电源电路之间的电感和电容的函数,并且阻抗Zo等于L/C的平方根。

EMI从控制的角度来看,电路的阻抗优选为低。在容量大、电感小的情况下,如果在导线与该电路之间保持紧密的莲藕(紧密的配置),则能够满足要求。容量减少时,阻抗增大,电场屏蔽能力减弱,EMI增大。随着电感的增加,阻抗增大,磁场屏蔽能力减弱,EMI也增加。

电流通路

在各电路中存在一个闭环电路,当电流从一个元件流入其他元件时,在引线中产生相同大小的回流,构成闭环。在PCB处,当信号流过导线时,如果信号频率低(最大数百Hz),则电路电流沿着阻抗最小的路径通常是最短和/或最宽的路径,并且返回到传输信号的设备。当信号频率超过数百kHz时(其中在低频范围内),回流信号产生从信号源发送的信号和电场和磁场的莲藕耦合。

这要求电路尽可能接近始发信号路径。在频率高的情况下,如果一条导线直接配置在接地层上,即使存在较短的电路,电路电流也从始发信号路径下的布线层直接返回到信号源。在高频的情况下,电路电流沿着具有最小阻抗的路径返回信号源,即电感最小且容量最大的路径。用这样的大容量莲藕抑制电场,用小电感莲藕抑制磁场,维持低电抗的方法被称为自我屏蔽。通过各电线的电路布线,实现了自身屏蔽。

两种形式EMI

在电路中,电磁能通常存在差模EMI和共模EMI两种形式,区分两者有助于更好地理解控制EMI的方法。

当从电路中的元件输出的电流流向一个负载时差模EMI。电流流向负荷时,会发生等值回流。注意,这两个方向的相反电流形成标淮差模信号,不与差动信号混淆。差动信号的另一组信号不是参考电路层(例如,电源层或地层),而是两个信号的相位差180度。差模或差动不管操作模式如何,电路基板只能近似于理想的自我屏蔽环境,信号通路与该电路之间的电场和磁场完全抵消是不现实的,剩余电磁场形成差模EMI。

当电流流过多个导电层(例如PCB上的导线组或电缆时,产生共模辐射。典型的共模辐射电路电流在高阻抗路径上流动时产生,并且产生更大的磁场。磁场以共模电流的形式将其能量耦合到引线组、电线或电缆,共模特性表示这些引线组中的感生电流方向全部相同,这些引线没有形成电路,因此不能产生反向的电磁场这样形成了向外部辐射能量的大天线。更糟糕的是,即使在流入和流出到电路基板及其壳体的导线、电线或电缆的屏蔽罩中,也可以产生共模电流。电路板的高阻抗通常有3种情况。

1.差模切断电流的电路。当布线被不同层阻断时,电路绕过这些阻断层,电感回路开路,电容莲藕减少,电场和磁场增大。

2.由于电源线的不适当布局,向电源销的导线变长,阻抗增大。

3.电源层相对于接地层的位置不适当,给PCB的结构带来高阻抗。不适当的电源色散结构引起严重的共模EMI问题。

控制共模EMI的关键是正确处理电源电流的旁路和莲藕,通过控制电源层的位置和电流来控制电源的走线和电路电流。

数字装置信号的高速上升沿产生谐波,进而放出大量的射频能量,具有高驱动能力的输出信号和高速周期信号,特别是时钟、地址、数据、使能信号等,共模EMI干扰源的抑制主要面向此。抑制干扰源的基本技术是在键信号输出端串联连接小电阻值的电阻,通常采用22~33欧姆的电阻,即使稍大也没有问题。这些输出端串联小电阻可以减缓上升/下降时间,并且平滑过冲和过冲信号,以降低输出波形的高频谐波的振幅,并且还可以达到有效抑制EMI的目的。电阻的位置请尽量靠近IC输出销。

评估对整个电路定时上升沿和下降边缘时间的影响非常重要,因为电路动作时钟频率高,所以必须计算设备上升/下降边缘时间对电路定时的影响的情况下,该解决方案有可能不太适合这样的应用。该方案的效果对于将高速元件应用于工作时钟频率低的电路是最佳的。由于当前市场上供给的IC的上升沿和下降边缘都很陡,所以动作频率低的许多应用电路都采用高速装置,在这种情况下,采用一系列的阻尼效果是理想的。

在电源布线系统中,两个因素在共模EMI的控制中起着重要作用:电源路径的阻抗和旁路/莲藕去除容量的位置。

在整个电源路径上维持低阻抗很重要。一种方法是将电源线和地线分组在电源输入电路板的连接器内。如果不是将电源连接到连接器的一端,而是接地到另一端,则电感电路打开,EMI恶化。电源和地交互排列,先排列地层,然后电源层,再地层,再电源层,这样做。

当多个元件的输出同时变化为高电平时,产生大的瞬态电压,流向电源层的电感的电流变大。共模EMI的另一个主要原因是这些大的瞬态电压将电流莲藕耦合到多个铜导线。瞬态电压的振幅是电流开关速度和电源层阻抗的函数,电源层阻抗越小瞬态电压越小EMI也越弱。电源和地层之间的绝缘材料越薄阻抗越小。

在设计中采用独立驱动电压((Vcc)时,将电路基板的电源层和接地层配置在相邻位置。在相同电压的两个布线层中驱动大的电源电流时,电路板上设计了两组电源层/接地层。在这种情况下,各电源层和接地层用绝缘材料分离。当在同一组的电源层和接地层之间插入其他信号层时,电源层的阻抗增加,EMI增加。

只有双面板的布线,电源和地层合理配置在电源网格和接地网格上。最佳的布线方法是将电源线和地线相邻并密切配置。如果板的上层是水平布线,则在下层垂直布线。电源和地线紧密相邻,可以实现良好的电容莲藕,可以更好地控制电感。

对电源线电感的控制有一定的要求。印制板上的线径至少为0.050英寸宽,在允许的情况下,必须尽量宽。对于上升时间大于5ns的高速元件,维持电源层的低阻抗是重要的,此时网格技术可能无法解决问题。上升时间超过5ns时,用电源层和接地层进行控制EMI。

旁路和莲藕去除容量

由于导线电感及其他寄生参数的影响,电源及其供电线的响应速度变慢,电路中驱动元件的输出所需的电流不足。可以合理地设置旁路或莲藕去除容量,并且在电源响应之前,可以利用电感和容量的能量积累作用向设备提供电流。旁路或莲藕去除容量的数值在小和中之间。

中等容量通常在4.7uF到25uF之间,优选位于电源线和地线的进入PCB。例如处理器、微控制器等在电路板上消耗功率大的设备也必须配置周围中等容量。

数字小的容量可以向IC提供高频电流,并且可以被称为ldquo。过渡交换容量rdquo。当设备输出端子跳高时,可以向设备输出高速充电,并且可以将充电电流与电源层的分布容量一起提供给设备。充电电流的频率通常很高。

为了得到最佳的EMI控制效果,需要在各电源组和地脚上附着1个容量。设备的电源和接地脚远的情况下TTL的74系列的接地针和电源销在对角线上分布的情况下,不能将容量放置在适当的位置,难以使电源层的电感降低到维持低瞬时开关电压的电平。如果可能的话,请尽量选择一对电源和接地销的IC。在集团电路制造行业中,尽管很多IC制造商无视这个问题,但还是开始深入研究引脚电感问题。

旁路/莲藕去除容量的数值和物理尺寸对于确定旁路/莲藕去除容量的工作频率非常重要,虽然这些参数的计算超出了本文讨论的范围,但是PCB设计工程师必须深刻理解这个问题。例如,当前大多数电路不能以0.1mF的容量达到足够的开关频率。

设备的位置、布局、布线

设备布局已经根据功能和设备类型来分组部件。例如,对于存在模拟电路且也存在数字装置的电路基板,也可以以动作电压、频率对装置进行分组来进行布局。在规定的产品系列或电源电压的情况下,可以按功能对设备进行分组。

设备组布局完成后,需要根据零件组的电源电压的不同,将电源层配置在各设备组的下面。有多层的情况下,必须使数字地层与数字电源层紧贴,使其与模拟电源层紧贴,在模拟地和数字地必须有共同的场所。通常,因为电路中存在从模拟电源和数字电源两者供给电力的A/D设备,所以在模拟电源和数字电源之间配置转换器。

数码地面与模拟地面分离时,与转换器汇合。当根据设备序列和电源电压对电路板进行分组时,组内的信号传输不能超过其他设备组,当信号超过极限时,不能紧密地与回流路径耦合,电路的环路面积增大,电感增加,电容减少导致公共模式和差模EMI的增加。在电路板的设计过程中,必须避免产生各种隔离带。距离近的通孔的列不违反设计规则,但是在电源层和地层中过多的通孔例如相当于当3ns的信号电路偏离信号源路径0.40英寸时,在电路动作中产生异常,同时打开足够的隔离带以增加差模和共模EMI。

本文的结论

本文介绍的技术对于电磁适应设计的基础EMI辐射的抑制是重要的。除了上述技术之外,为了真正掌握抑制EMI的方法,必须全面理解电子滤波、机械屏蔽以及其他PCB设计技术。

免责声明:我们致力于保护作者版权,注重分享,被刊用文章因无法核实真实出处,未能及时与作者取得联系,或有版权异议的,请联系管理员,我们会立即处理,本文部分文字与图片资源来自于网络,转载此文是出于传递更多信息之目的,若有来源标注错误或侵犯了您的合法权益,请立即通知我们(管理员邮箱:192666044@qq.com),情况属实,我们会第一时间予以删除,并同时向您表示歉意,谢谢!