logo
使用革新的软件扩展追加设计验证功能，在PCB设计的原理图提取阶段能够实现可测试性设计DFT路径。
“确保设计正确”（right by design）这一概念意味着业界讨论的设计能按预想顺利进行，所以如果设计成“正确”的话，就没有必要进行测试。原则上的确如此，但测试不是发现设计缺陷的主要手段，只不过是产品开发的一环。
任何时候都有可能产生新的“缺陷”，但是设计阶段后发生的故障，特别是对于成熟的产品来说，可能是制造过程造成的。例如，波焊接wave soldering中产生的潜在制造缺陷有不完整的焊接点、干裂或球形焊接点、焊盘或防止焊接剂的隆起、焊接盘污染、锡球，当然也有开路和焊接短路。
上述缺陷都有可能使电路板PCB停止，部分问题可能在交货时间长后被发现。使用“可制造性设计”DFM方法有助于将产生这样的缺陷的可能性抑制到最小限度，这些措施一般适用于PCB布局阶段。现代设计工具在这个阶段适用了一些设计规则，有助于实现DFM自动化。
电路板的布局无论设计得多么好，制造过程的缺陷是不可避免的，因此在产品出厂之前必须通过测试路径来发现。可测试性设计DFT使用路径，即使在表面粘结元件下发生故障，也能够确保制造缺陷的检测和定位。与行驶线之间的最小间距、指定层上的配线等严格的设计“规则”相比，DFT路径需要更快更广泛地采用，在原理图提取阶段构筑。
DFT确认设计是否正确
可测性设计可能比可制造性设计的主观更强。由于受到成本、空间或复杂度的限制，某些设计看起来正确的方法可能对其他设计不正确。然而，IC制造商基本上同意DFT技术当前常态化，例如在复杂的集成元件中包括边界扫描。
JTAG经常用于微处理器中执行的软件的纠错，但是边界扫描具有更宽的应用范围。边界扫描的发展主要用于在先进的表面粘结元件（通常是门阵列或BGA元件）下发现“隐藏”制造缺陷。
边界扫描提供的测试访问等级明显高于其他许多测试形式，并且由于元素中“包含”，所以不会增加这些元素的成本。大部分FpGA/CPLD和处理器（包括微控制器）和一些固定功能元件（例如，以太网收发器、接口控制器和PCI ExpressPHY）已配置边界扫描功能。
为了访问制造产品的边界扫描功能，必须采用适当的专业硬件和软件，确保设计可以免费提供这样的访问。在所开发的原理图提取阶段，仅需要采用DFT路径。PCB布局在设计中或者在之后想要构筑或修正边界扫描链是不起作用的。确保原理图提取周期中的设计准确、更简单，因此成本效应也更高。
实现正确的设计扫描链
边界扫描在由四个或五个信号组成的特殊汇流排中实现。这些信号统称为测试接收端口TAP，必须正确连接到菊鍊结构（即，扫描链）内具有JTAG功能的所有IC。TAP从连接器布线到扫描链的第一IC后，布线到第二IC，回到扫描链的最后IC后返回到连接器。
图1:边界扫描链依序连接具有JTAG功能的元件PCB，进行用于执行连接和功能测试的测试访问
扫描链的序列特性意味着边界扫描测试模式需要通过各元件返回到连接器。因此，扫描链必须没有中断或脆弱的连接。这导致了许多DFT考虑因素，诸如具有JTAG接口IC、扫描链TAP的各个信号必须正确地连接到这些IC的正确销上、以及确保TAP的信号使用推荐的终端连接等。
除了定义TAP的电特性之外，IEEE1149.1（边界扫描）标淮定义扫描链的协定。由此，有助于识别元件、TAP用的销以及元件辅助的测试功能。这些信息存储在称为边界扫描描述语言归档（BSDL）的专用文件中。适合JTAG中的每一个IC需要与之相关联的BSDL文件。保存在该文件中的信息是专业的软件版本63？硬件链接？供应商可以在测试中开发用于访问和控制JTAG元件的产品。
DFT的自动化
由于确认扫描链内的所有JTAG元件是否正确连接通常是人为的过程，因此容易发生人为错误，如任何其他人工设计过程。但是，最近进行了用于实现边界扫描链自动化的设计验证。由于边界扫描测试的专业技能，XJTAG为Altium Designer开发了免费的软件扩展，支持边界扫描链的设计验证，使该设计环境的DFT性能达到了新的水平。
该软件扩展被称为XJTAGDFTAssistant，Altium Designer使用在原理图的取入阶段生成的网络表，形成扫描链如何连接到设计中的概略图。此外，通过将BSDL文件导入配置文件，可理解扫描链应如何布线。因此，扩展功能不仅可以检查原理图中的扫描链连接，还可以显示提供给边界扫描软硬体的测试访问等级。
图2：在边界扫描中，可以发现在“隐藏”BGA下的制造缺陷
该软件扩展通过XJTAGChain Checker和XJTAGAccess Viewer这两个主要功能来实现目的。收集的资料也可以为了XJTAG的边界扫描试验开发环境XJDeveloper而汇款。因此，可以支持JTAG元件和非JTAG元件的边界扫描测试功能的开发。考虑到边界扫描测试功能，可以将测试访问扩展到更多电路。藉由XJTAG Access Viewer设计者能够监视、评估和尽可能提高原理提取阶段的测试访问能力，是在引入这种免费软件扩展之前不能自动验证的功能。
该密钥是这样的软件扩展在进入PCB设计布局阶段之前能够早期检测扫描链内的错误。通过将其作为设计过程的一部分，XJTAGDFTAssistant有助于设计者阻止在错误TAP信号布线或信号端子连接不良等扫描链作业中常见的故障。更重要的是，可以指示电路板设计者哪个IC可以访问边界扫描测试，以指示要连接的所有IC和哪个IC或设计区域当前不能访问边界扫描测试，但是可以通过设计改变来访问。
随着设计的进行，这些功能被迭代地使用，并且可以尽可能地使用测试访问功能，以确保边界扫描链被正确设计。开发者掌握这些信息不仅有助于更好地理解边界扫描的构建方法，也有助于在原理图设计中实现DFT整个路线的自动化。
图3:XJTAGDFTAssistant的Access Viewer模式能够明确地显示可用的测试访问等级，在电路基板设计者展开PCB布局之前的原理图提取阶段能够尽量提高测试访问能力。
对边界扫描和BSDL文件的理解是软件，诸如XJTAG的制造商必须在从原型到批量生产的整个产品生命周期中使用边界扫描功能？有助于硬件产品的开发。利用这样的专业知识Altium Designer开发了免费的扩展软件，开发者现在能够访问强大的设计验证技术，第一次能大幅度提高成功的开发能力。
