中导未来科技(深圳)有限公司!
专注LED灯控方案研发不断开拓创新丨以技术为核心丨视质量为生命
全国咨询热线:13662207379/18818590114欢迎广大客户免费咨询
PCBA方案研发厂家:欢迎您
当前位置:PCBA方案 >灯控方案知识 > PCBA问答 >  

电路板设计原则 混合信号集成电路设计

时间:2022-04-29 10:22:39 来源:PCBA 点击:0

电路板设计原则 混合信号集成电路设计

在相同印刷电路板上,模拟信号和数字信号的布局和布线对电路性能的影响非常重要。在本说明书中,以OC48介面卡PCB设计为例,对PCB设计的布局以及布线淮则进行说明。

模拟电路的操作取决于连续变化的电流和电压。数字电路的操作对应于根据接收侧预先定义的电压电平或栅极对高电平或低电平的检测来判断逻辑状态ldquo。真rdquo;或ldquo;假rdquo。在数字电路的高电平和低电平之间存在ldquo。灰色rdquo;在该区域中,数字电路可以指示模拟效果,例如,当从低电平跳跃到高电平(状态)时,当数字信号跳跃的速度足够快时,发生过冲和回波反射现象。

对于现代的板设计来说,混合信号PCB的概念比较模糊。即使这是纯粹的ldquo。数字rdquo;在元件中,模拟电路和模拟效果仍然存在。因此,在设计初期,为了可靠地实现严格的时序分配,需要模拟模拟效果。实际上,通讯产品除了必须具有无故障运行数年的可靠性外,大量生产的低成本/高性能消费产品尤其需要模拟模拟效果。

现代混合信号PCB设计的另一个难点是GTL、LVTTL、LVCMOS以及不同数字逻辑的装置(例如LVDS逻辑)越来越多,各逻辑电路的逻辑极限和电压振幅不同,但这些不同逻辑界限和电压振幅的电路必须由一个块PCB共同设计。在这里,通过彻底分析高密度、高性能、混合信号PCB的布局和布线设计,可以掌握成功的战略和技术。

混合信号电路布线基盘

当数字位和模拟电路在同一板卡上共享相同元件时,电路的布局和布线必须讲究方法。图1所示的矩阵对混合信号PCB的设计计划有用。只有弄清数字比特和模拟电路的特性,才能实现在实际布局和布线中要求的PCB设计目标。

图1:模拟和数字电路:混合信号设计的两个侧面

在混合信号PCB设计中,对电源布线有特别的要求,要求将模拟噪声和数字电路噪声相互分离,从而增加布局和布线的复杂度。电源传输线的特殊需求和分离模拟和数字电路之间的噪声耦合的要求进一步增加了混合信号PCB的布局和布线的复杂性。

如果将A/D转换器的模拟放大器的电源和A/D转换器的数字电源一起连接,则很有可能产生模拟部和数字部的电路的相互影响。可能,由于输入/输出连接器的位置,布局方案必须混合数字位和模拟电路的布线。

在布局和布线之前,工程师将揭示布局和布线方案的基本弱点。即使有虚假的判断,很多工程师也倾向于利用布局和布线信息来识别潜在的电气影响。

现代混合信号PCB的布局和布线

以下,通过OC48介面卡的设计,对混合信号PCB布局及配线的技术进行说明。OC48表示光载波标淮48,基本上是将光通信直接列在2.5Gb中,是现代通信装置中高容量光通讯标淮的一种。OC48介面卡包括一些典型的混合信号PCB布局和布线问题,其布局和布线过程指示混合信号PCB解决布局方案的顺序和步骤。

OC48卡实现光信号和模拟信号的双向变换光收发器。将模拟信号输入或输出到数字信号处理器DSP,将这些模拟信号转换为数字逻辑电平,以便微处理器连接到可编程门阵列和OC48卡上的DSP和微处理器系统接口电路。还集成了独立的相位锁定环、电源滤波器和本地基准电压源。

这里,微处理器是多电源装置,主电源是2V,3.3V的I/O信号电源由板上的其他数字装置共享。独立数字时钟源提供OC48I/O、微处理器和系统I/O的时钟。

通过检查不同功能的电路块的布局和布线要求,初步建议如图3所示采用12层板。微带和带状线层的配置可以安全地降低相邻线层的莲藕的结合,并改善阻抗控制。在第1层和第2层之间设置接地层,从第1层的微处理器和DSP装置分离敏感的模拟基准源、CPU核和PLL滤波器电源的配线。电源和接地层与OC48卡上为了共享3.3V的电源层而进行的相同,总是以一对显示。由此,降低电源与地面之间的阻抗,降低电源信号的噪声。

必须在与电源层邻接的地方不走数字时钟线和高频模拟信号线。否则,电源信号的噪声将耦合到敏感的模拟信号。

根据数字信号布线的需要,特别是在混合信号装置的输入及输出端子中,注意使用电源及模拟接地层的开口部split。当通过开口部对相邻的信号层进行布线时,产生阻抗不连续且不良的传输线路电路。这些导致信号质量、定时和EMI问题。

如果增加了一些接地层或在一个装置下使用若干外围层用于本地电源层或接地层,则可以解除开口以避免上述问题,并且在OC48介面卡上采用多个接地层。通过保持开口层和布线层的位置的层叠对称性,能够避免卡的变形,简化制作过程。由于一盎司铜板承受大电流的能力强,因此与3.3V电源层对应的接地层可以采用一盎司铜板,而其他层可以采用0.5盎司铜板,从而可以减少临时高电流或峰值时段的电压波动。

从接地层向上设计复杂的系统时,为了支撑布线层和接地隔离层,必须采用0.093英寸和0.10英寸厚度的卡片。另外,卡的厚度必须根据大孔垫和孔的布线特徵的尺寸调整,以使钻孔直径和成品卡的厚度宽高比不超过制造商提供的金属化孔的宽高比。

设计最低布线层数、低成本、高生产性的商业产品时,在布局或接线之前,要充分考虑混合信号PCB上所有特殊电源的布线细节。在开始布局和布线之前,让目标制造商确认初步的分层方案。基本上,基于成品的厚度、层数、铜的重量、阻抗(带公差)、最小的过孔垫和孔的尺寸而层级化,制造商应当提供书面的层级化建议。

推荐包括所有被控制的阻抗条线和微带线的配置示例。为了将阻抗的预测与制造商的阻抗组合,可以使用这些阻抗预测来验证CAD用于开发布线规则的模拟工具中的信号布线特性。

OC48卡的布局

光收发器和DSP之间的高速模拟信号对外部噪声非常敏感。同样,所有特殊的电源电路和基准电压电路也在卡的模拟和数字电源传输电路之间产生大量的莲藕。可能会受到外壳形状的限制,不得不设计高密度板卡。由于外部光缆接入卡的方向和光收发器部分的元件尺寸高,所以收发器的卡内的位置被大大地固定。系统I/O连接器的位置和信号分配也被固定。这是在布局之前必须完成的基础工作。

与大多数成功的高密度模拟布局和布线方案一样,布局必须满足布线要求,布局和布线要求必须彼此兼容。对于混合信号PCB的模拟部分和2V动作电压的本地CPU内核,不推荐ldquo。先布局后接线rdquo;选项卡。对于OC48卡,DSP模拟电路部分首先应该交互布线包括模拟基准电压和模拟电源旁路容量的部分。配线完成后,将具有模拟元件和配线的整体DSP配置在足够接近距离光收发器的地方,充分保证到高速模拟差分信号~DSP的配线长度最短、弯曲及大修最少。差分布局和布线的对称性降低了共模噪声的影响。但是,布线前很难预测布局的最佳方案。

向网站分发器询问PCB排板的设计指南。在按照手册进行设计之前,我会和经销商应用工程师进行充分的交流。许多服务分发者推荐严格的时间限制来提供高品质布板。在一些情况下,提供用于使用设备的解决方案ldquo。一级客户rdquo;可以。在信号匹配性(SI设计领域,新元件的信号匹配性设计尤其重要。根据分发器的基本指南,可以结合封装内的各个电源和接地销的特定要求,开始DSP和微处理器集成的OC48卡布局布线。

当高频模拟部的位置和布线被决定时,可以按照框图所示的分组化方法配置剩余的数字电路。对模拟信号的灵敏度高CPU中PLL电源滤波电路的位置、本地CPU内核电压调整器;使用ldquo;数字rdquo;微处理器的基准电压电路。

数字布线的电气和制造淮则规范只有在此时才能恰当地应用于设计。上述高速数位汇流排和时钟信号的信号匹配的设计揭示了处理器汇流排、平衡Ts和某些时钟信号布线的滞后匹配的一些特殊布线拓扑要求。但是,可能不知道,也有更新建议增加一些端子电阻。

在解决问题的过程中,在布板阶段做一些调整是理所当然的。然而,在开始布线之前,根据布局方案验证数位部分的定时是重要的。此时,确认板卡完整的DFM/DFT布局有助于确保卡满足客户的需要。

OC48卡的数字布线

对于数字设备的电源线和混合信号DSP的数字部分,数字布线从SMD出口图(escape patterns)开始。采用在组装过程中允许的最短最宽的打印线。在高频装置的情况下,电源的印刷线相当于小的电感,使电源噪声恶化,在模拟和数字电路之间产生不希望的电感。电源打印线越长,电感越大。

可以使用数字旁路容量来获得最佳布局和布线方案。简单地说,根据需要微调旁路容量的位置,促进粘结,并分布在数字部件和混合信号装置的数字部分的周围。采用同样的ldquo。最短和最宽的行车线rdquo;对方法旁路容量出口图进行接线。

当电源分支想要通过连续的平面时OC48介面卡上的3.3V电源层那样,电源销和旁路容量本身不需要共享相同的出口图,能够得到最低的电感和ESR旁路。在OC48介面卡那样的混合信号PCB中,特别注意电源分支的配线。请记住在整张卡上以矩阵排列的形式配置附加的旁路容量,即使在活动设备附近也要配置。

电源的出路图确定后,可以开始自动配线。OC48卡上的ATE测试触点在逻辑设计时定义。确认ATE与100%的节点接触。为了用0.070英寸的最小ATE测试探针实施ATE测试,需要保持引出开口部breakoutvia的位置,以防止电源层被开口部的背面垫antipads的交叉切断。

在采用电源及接地层开口部(split)方式时,在与开口部平行的相邻布线层上选择偏移层(layer bias)。在邻接层上,根据该开口区域的周长定义配线禁止区域,防止配线的进入。当布线必须通过开口区域到达另一层时,必须确保与布线相邻的另一层是连续的接地层。这样会减少反射路径。通过具有旁路电容的开口处的电源层对于一些数字信号的布板是有利的,但是由于噪声通过旁路电容相互耦合,所以不建议在数字和模拟电源层之间桥接。

一些最新的自动布线应用可以布线高密度多层数字电路。初始布线阶段考虑SMD出口处的0.050英寸大尺寸的大修距和使用的封装类型,随后的布线阶段允许大修孔的位置彼此接近,并且所有工具都可以实现最高布线率和最低大修次数。OC48处理器汇流排由于采用了改良后的星形结构,所以在自动布线时其优先级最高。

总结

OC48卡布板完成后,进行信号匹配性检查及定时模拟。模拟证实了配线引导达到所希望的要件,改善了第2层汇流排的定时指标。最后进行设计规则检查、最终制造的检查、光罩及检查,并向制造商发出后,布板任务正式结束。

免责声明:我们致力于保护作者版权,注重分享,被刊用文章因无法核实真实出处,未能及时与作者取得联系,或有版权异议的,请联系管理员,我们会立即处理,本文部分文字与图片资源来自于网络,转载此文是出于传递更多信息之目的,若有来源标注错误或侵犯了您的合法权益,请立即通知我们(管理员邮箱:192666044@qq.com),情况属实,我们会第一时间予以删除,并同时向您表示歉意,谢谢!