中导未来科技(深圳)有限公司!
专注LED灯控方案研发不断开拓创新丨以技术为核心丨视质量为生命
全国咨询热线:13662207379/18818590114欢迎广大客户免费咨询
PCBA方案研发厂家:欢迎您
当前位置:PCBA方案 >灯控方案知识 > PCBA问答 >  

pcb layout布线规则 pcb layout布局技巧

时间:2022-04-29 10:43:15 来源:PCBA 点击:0

pcb layout布线规则 pcb layout布局技巧

高频电路集成度高、布线密度大的情况较多,采用多层板对配线来说是必要的,也是减少干扰的有效手段。在PCB Layout阶段,合理选择一定层数的印制板尺寸,充分利用中间层设置屏蔽,更好地实现近接地,有效地降低寄生电感,缩短信号的传输长度,并且大幅降低信号的交叉扰频等这些方法都有利于高频电路的可靠性。在同种材料的情况下,四层板比双板噪声低20dB。但是,PCB也有半层数越高制造工序越复杂,单位成本也越高的问题,在进行PCB Layout时,除了选择适当的层数的PCB板以外,还需要进行合理的元设备布局计划,使用正确的配线规则来完成设计。

1、高频电路调试之间的读取层之间的交互越少越好

ldquo;导线的层间交替越少越好rdquo;表示元件连接时使用的检修(Via越少越好的意思。一个大修导致大约0.5pF的分布容量,通过减少大修数可以显著提高速度,减少数据错误的可能性。

2、高频电路调试之间的引线越短越好

由于信号的辐射强度与信号线的走线长度成比例,高频的信号线越长,越容易与接近的元件结合,所以对于信号的时钟、水晶振动、DDR等数据、LVDS线、USB线、HDMI线等高频信号线,要求尽可能短。

3、高速电子部件销之间引线的折弯越少越好

高频电路布线的引线优选采用全直线,需要转换,能够进行45度的折线或圆弧的转换,这种要求仅用于在低频电路中提高铜箔的粘合强度,在高频电路中如果满足这个要求高频信号,则可以减少对外的发射和相互之间的结合。

4、注意引入了信号线的近距离平行行驶线ldquo;串扰rdquo;

高频电路布线必须注意信号线的近距离平行引线的导入ldquo。串扰rdquo;串扰是指没有直接连接的信号线之间的耦合现象。高频信号因为沿着传输路径以电磁波的形式传输,所以信号线作为天线发挥作用,电磁场的能量在传输路径的周围传输,由信号间的电磁场的相互耦合产生的不期望的噪声信号被称为串扰Crosstalk。PCB板层的参数、信号线的间隔、驱动端和接收端的电特性以及信号线端接方式对串扰有一定的影响。因此,为了减少高频信号的串扰,在布线时需要尽量以下几点。

(1)在布线空间允许的条件下,在串扰严重的两条线路之间插入一条地线或地平面,并且可以起到隔离的作用,并且可以减少串扰。

(2)在信号线周围的空间本身存在时变的电磁场的情况下,如果不能避免平行分布,则可以在平行信号线的背面配置大面积ldquo。地rdquo;大幅减少干扰。

(3)以配线空间的许可为前提,增大邻接信号线之间的间隔,减小信号线的平行长度,时钟线尽量与键信号线垂直而不平行。

(4)在几乎无法避免同一层内的平行走线的情况下,在相邻的两个层中,走线的方向一定彼此垂直。

(5)在数字电路中,通常的时钟信号是边缘变化快的信号,对外串扰大。因此,在设计中,时钟线优选被接地线包围并多接地线孔以减少分布容量和减少串扰。

(6)高频信号对时钟尽可能使用低电压差分时钟信号进行封装的方式需要注意封装的打孔的完整性。

(7)不使空闲输入端子悬空而接地或电源连接(电源在高频信号电路中也接地),因为悬空的线可能与发送天线相当,所以接地可以抑制发送。已经证实了用这种方法去除交叉谈话后马上就会有效果。

5、高频数字信号的地线与模拟信号的地线隔离

模拟地线、数字地线等公共地线的连接,用高频粉笔珠连接,或直接隔离,选择合适的地方进行单点相互连接。高频数字信号的地线地电位一般不一致,两者直接存在一定的电压差的情况较多,另外,高频数字信号的地线具有非常丰富的高频信号谐波成分,如果直接连接数字信号的地线和模拟信号的地线高频信号的谐波通常通过地线耦合来干扰模拟信号。因此,通常,为了分离高频数字信号的地线和模拟信号的地线,可以采用在适当位置的单点互连方式或高频粉笔珠互连方式。

6、集成电路块的电源销增加高频莲藕容量

每个集成电路块的电源销增加了几乎一个高频莲藕电容。通过增加电源引脚的高频莲藕容量,可以有效地抑制电源引脚上的高频谐波形成干扰。

7、避免走线循环

各种类高频信号的配线请尽量不要形成循环。无法避免的情况下,环面积必须尽量缩小。

8、必须保证良好的信号阻抗匹配

如果在传输过程中阻抗不匹配,则在传输路径中产生信号的反射,并且反射在合成信号中形成过冲,并且信号在逻辑门附近变化。

消除反射的基本方法是良好地匹配传输信号的阻抗,并且负载阻抗由于与传输路径的特性阻抗的差异越大,反射也越大,所以应该尽可能地使信号传输路径的特性阻抗等于负载阻抗。另外,注意PCB上的传输路径不会突然发生变异或角,如果不尽可能连续地保持传输路径的各个点的阻抗,则在传输路径的各个段之间也会产生反射。这在进行高速PCB配线时,必须遵守以下的配线规则。

(1)LVDS配线规则。LVDS信号差分走线,要求线宽7mil、线距离6mil,目的是将HDMI的差分信号对阻抗控制在100+-15%欧姆。

(2)USB配线规则。请求USB信号差分走线、线宽10mil、线距离6mil、地线和信号线距离6mil;

(3)HDMI配线规则。请求HDMI信号差分走线,线宽10mil,线距离6mil,各2组HDMI差分信号对的间隔超过20mil。

(4)DDR配线规则。DDR1要求信号线是等宽的,线和线是等距的,并且线必须满足2W的原则,减少信号之间的串扰,并且要求DDR2或更高的高速设备具有高频数据线等长度以保证信号的阻抗匹配。维持信号传输的完整性,防止接地分割ldquo。地弹现象rdquo。

免责声明:我们致力于保护作者版权,注重分享,被刊用文章因无法核实真实出处,未能及时与作者取得联系,或有版权异议的,请联系管理员,我们会立即处理,本文部分文字与图片资源来自于网络,转载此文是出于传递更多信息之目的,若有来源标注错误或侵犯了您的合法权益,请立即通知我们(管理员邮箱:192666044@qq.com),情况属实,我们会第一时间予以删除,并同时向您表示歉意,谢谢!