随着高速串行总线的普及,PCB板上差分信号增加,PCB设计如何进行差分配线。接下来是专业PCB设计公司-电子介绍。
PCB设计差分配线要件
每个差分线的阻抗要求不同,根据PCB设计要求,通过阻抗计算软件计算与差分阻抗对应的线宽间隔,并将其设置到约束管理器。差分线通过相互连接来降低共模干扰,在允许条件的情况下,尽量平行地布线,在两条线之间不得有孔或其他信号。为了减少损失,当以高速差分线交换层时,可以在交换层的孔附近添加地过孔。
PCB设计差分配线操作技巧
1、激活布线指令,选择Routerar。connect命令中选择已定义差分信号的线条时,已定义差分的线条会同时被拉出。
2、支持单线的走线模式。需要通过本地配线进行单线走线模式时,在配线命令的状态下右键单击,从弹出菜单中选择
Single Trace Mode命令模式。
3、在布局小空间的位置差分布线时,可以切换到Neck Mode模式,同样在配线指令状态下右键单击鼠标,从弹出的快捷键菜单中选择Neck Mode命令。
4、根据布线需求选择适当的差分通孔模式。在接线命令状态下右键单击,弹出?快捷方式63?从菜单中选择Viapattern命令。
设计能力
最高信号设计速度:10GbpsCML差分信号;
最大PCB设计层数:40层;
最小线宽:2.4mil;
最小间距:2.4mil;
最小BGA PIN间距:0.4mm;
最小机械孔直径:6mil;
最小激光钻头直径:4mil;
最大pIN数:;63000+
最大构成部品数:3600;
最大BGA数:48+。
PCB设计服务流程
1.客户提供原理图咨询PCB设计;
2.根据原理图及客户设计要求评价报价;
3.客户确认报价,签订合同,预付项目预付款。
4.接受预付款,安排工程师设计;
5.设计完成后,向客户确认文件的截图。
6.客户确认OK,结算余额,提供PCB设计资料。