logo
计算机模拟元件的上板应力正常一致，PCBA可靠性实测不过，是元件与板材匹配的问题吗？还是说包装锡球的耐性不够？
元件重新跨度，经过可靠性验证，实验结果表明如何找到高电阻值异常失效点。
共享以晶片级的晶片尺寸封装的WLCSP元件，在进行上板可靠性的验证后，产生失效的例子。这个例子对于以锡球为封装形式的IC也是相当普遍的失效形式。
WLCSP晶圆尺寸封装、全名Wafer Level Chip Scale packaging是指将整个晶圆级直接封装后切断，切割后封装体的尺寸等于原始颗粒的大小，然后，可以利用再分布层（RDL）将I/O引出阵列锡球直接连接到PCB。
另外，WLCSP成为包装形式的主流，在WLCSP的封装体概念下Fan？in,Fan派生出out、Info等晶圆等级封装体。然而，在这种封装形式中，存在在可靠性验证后经常出现的失效模式，例如麻雀球接口、吃锡不良、上板后应力匹配问题等。
因此，为了确认WLCSP形式的元件是可靠性验证后的失效点，需要注意分析工具的定时点是否产生应力，相反地破坏“生命案现场”（以往的失效点），难以确认失效的真正原因。
在下面的例子中，将以3个步骤说明如何选择失效分析工具。特别是，在哪个时机将案件现场清除，失效点defect）将无处逃避，可以很容易地找到失效的真正原因。
第一步：定位
对于可靠性实验后产生高电阻的WLCSP元件，Thermal利用EMMI故障点引起的热辐射传导的相位差，位于SolderBall。
第2步：显影
接着，为了不破坏“事件现场”，使用3DX-ray进行立体图（左下图）和截面图（右下图）的显影，确认原来是锡球SolderBall。
步骤3：切片
defect在确认了相对位置的情况下，除去“生命案现场”，使用低应力PlasmaFIB工具，剪切失效截面，分析真正原因，原本是SolderBall Crack的状况，由于元件的高电阻值异常而失效。
