logo
当前的开关式稳压器及电源设计虽然更加精巧且性能优良，但面临着由于开关频率的加速PCB设计变得更困难的课题之一。PCB布局是区分开关电源的设计好坏的分支点。本文提出了一种从第一次开始就实现良好布局的方法。
将24V降低到3.3V3A以交换式稳压器为例。乍看之下，10W稳压器并不太难，PCB设计师通常无法忍受进入直接构筑阶段。
但是，在采用了美国国家半导体Webench这样的设计软件后，可以观察这个构想实际上面临着怎样的问题。输入上述要求后，Webench该公司将被选出lsquo。Simpler SWitcherrsquo;包含系列LM255763AFET的42V输入元件。附带散热垫TSSOP-20包装。
Webench）选项包括作为单个选项的体积或效率的设计优化。即，为了提高效率，需要降低低开关频率FET内的开关损耗）。因此，需要大容量的电感和容量，需要更大的PCB空间。
另外，最高效率为84%，在输入输出之间的压力差低的情况下实现该最高效率。在该例子中，输入输出比例大于7。一般来说，分两个阶段？虽然降低了阶跃比，但是透过两个稳压器获得的效率不好。
接着，选择最小PCB面积的最高开关频率。高开关频率在布局上产生问题的可能性很高。之后Webench，生成包含全部的能动和被动元件的电路图。
怀炉设计
参照图1的电流通路：FET将导通状态下流通的通道标为红色；FET将OFF状态下的电路表示为绿色。观察到两种不同情况：两种颜色区域和一种颜色区域。由于电流在零和全线程电压之间交替变化，因此必须特别关注后者。这些都是高di/dt区域。
图1
高di/dt的交流电在电路内的其他元件、甚至相同或相邻PCB上的其他电路的主要干扰源PCB导线的周围产生大量的磁场。因为假定公共电流路径不是交流功率，所以不是关键路径，di/dt的影响也很小。另一方面，随着时间的推移，这些区域的负荷变大了。在本例子中，二极体从阴极输出以及二极体向阳极输出是公共通路。当输出容量被充放电时，该容量具有极高di/dt。连接输出容量的所有线路都必须满足电流大、宽度宽这两个条件。di为了使/dt的影响最小化，必须尽量缩短。
图2
实际上，PCB设计师不应该采用从Vout和接地引导导线到电容的所谓常规布局方法。这些导线应该流过大交流功率。将输出和接地直接连接到电容端子是更好的方法。因此，交替变化的电流仅出现在容量上。连接容量的其他导线现在几乎流过恒定的电流，并且解决了与di/dt相关联的任何问题。
图3
接地还有一个经常被误解的地方。简单地lsquo；level 2rsquo;配置一个接地面，连接所有接地连接都不能得到好的结果。
图4
为什么要看呢。我们的设计示例示出3A的电流必须从接地流返回到源极端子（一个24V汽车电池或一个24V电源）。二极体、COUT、CIN以及负载的接地连接中流通大电流。另一方面，交换式稳压器的接地连接流动的电流小。同样的情况下，也适用于电阻分压器的接地参照。上述所有接地脚连接在一个平面上时，会遭遇接地跳跃ground bouncing。虽然很小，但是电路内的感应点藉以等得到反馈电压的电阻分压器）不具有稳定的基准接地。由此，对恒定电压精度整体产生很大影响。实际上，也可以从level2中隐藏的地面得到lsquo。振动铃ringingrsquo；这个振动铃定位非常困难。
图5
此外，大电流连接必须用于连接接地面的大修，但大修是另一干扰源和噪声源。优选将CIN作为电路输入和输出侧的所有大电流接地引线接地连接的星节点。星节点连接平面和2个小电流接地连接（IC和分压器）。
图6
现在的平面很漂亮：没有大电流，没有地弹跳。所有大电流都以星形CIN连接。所有PCB设计师必须尽可能短地加粗接地导线（全部PCB的第一层）。在这样的背景下，如果节约铜的话，基本上不会有好的结果。
节点阻抗
因为容易受到干扰，所以需要确认高阻抗节点。
最重要的节点是IC的反馈销，该信号从电阻分压器取得。FB引脚是LM25576等放大器或比较器的输入（例如，使用了滞回性稳压器的情况）。在这两种情况下，FB点的阻抗都相当高。因此，电阻分压器被布置在FB引脚的右侧，并且短导线必须从电阻分压器之间连接到FB。输出到电阻分压器的导线是低阻抗，并且可以通过长导线连接到电阻分压器。这里的重点不是电线的长度而是布线方法。
其他节点没有那么重要。因此，无需担心开关节点、二极体、COUT、开关IC的VIN销或CIN。
布线技术
布线方法会给电阻分压器带来差异。引线从COUT连接到电阻分压器，接地返回COUT。必须确保电路不形成开放区域。开放区域起接收天线的作用。如果能够保证导线下的接地面没有被干扰，则导线与下面的接地以及level1和level2之间形成的区域应该不被干涉。这里，由于距离显著增加，明白了不应该在level4放置接地的理由。
另一方面，电阻分压器与level1可布线地连接，使两个导线平行，尽可能靠近使区域更小。这些观察应用于信号流动的所有引线：传感器连接、放大器输出、ADC或音信功率放大器的输入。对于每一类的比信号，要处理得不容易引入噪声。
如果可能，则将开放区域的该请求尽量最小化，并且同样应用于低阻抗导线。在这种情况下，有潜在的源（天线）向其他部分或其他设备发送干扰信号PCB。注意：开放区越小越好。
下两条电线也很重要。从IC的开关输出到二极体和电感节点。从二极体到节点。这两条导线都具有高di/dt：无论是开启还是二极体电流都会流动，所以这些导线应尽可能短而粗。从节点到电感、以及从电感到COUT的导线没有那么重要。在该例子中，电感电流相对恒定，变化慢。为了将压降降降降降降到最小，需要确认是低阻抗点。
实际布局
让我们来看看好的布局（下面）吧。主要构成部件是与外部连接FET一起使用的MSOp-8封装控制器。
CIN）观察附近的空间。注意：该容量的接地点直接连接到二极体阳极。不能使用lsquo；电源地址rsquo；里面的导线太短了！FETSW阴极？电感腐蚀？FET为了缩短电线，应向上移动数毫米。
COUT看不到区域。然而，观察到电阻分压器（FB1溶质63；FB2）非常接近IC。FB2与另一个接地面连接，IC的接地脚也同样处理。3个大修手柄lsquo；信息rsquo；地面与地面相连，lsquo；电源rsquo；地也是通过3个孔PCB连接的GND销。这样，lsquo；信息rsquo；地不能lsquo；看看rsquo；lsquo;电源rsquo；地上的任何接地弹跳。
按照一些简单的规则（这里只说明了几个），你的PCB布局不会很麻烦。在开始布局之前，仔细考虑PCB布局，可以节省处理开关电源异常所需的时间。
