logo
1、为什么要等长，等长的重要性。
PCB在设计中，等长行进线主要对几个高速并行总线进行说明。由于多个数据信号通常基于相同的时钟采样，因此每个时钟周期可以采样两次DDR SDRAM或四次，但是随着芯片操作频率的增加，信号传输延迟对定时的影响的比重越来越大必须控制信号传输的延迟，使得可以在数据采样点（时钟的上升沿或下降边缘）处正确地收集所有信号的值。等长行线的目的是尽量减少PCB上所有相关信号的传输延迟的差。
对于诸如USB/SATA/pCIE之类的串行信号，没有上述并行总线的时钟概念，并且时钟被隐藏在串行数据中。数据发送侧将时钟包含在数据中进行发送，数据接收侧通过接收到的数据复原时钟信号。这样的串行总线没有上述并行总线等的长线的概念。但是，由于这些串行信号都采用差分信号，所以为了保证差分信号的信号质量，对于差分信号对的布线通常要求等长，并且根据总线规范的要求控制阻抗匹配。
2、等长命令和技巧
方法1：
步骤1：要连接，需要缠上等长的线。
步骤2:T+R开始等长度循环，TAB键调用等长度属性设定框，如以下图所示。
第三步：滑动蛇的线就可以了。
其中ldquo；lt;rdquo;和ldquo；gt;rdquo;可以分别调整蛇行线的上下宽度，数字键1减小角宽度，数字键2增大角宽度，数字键3减小Gap间距，数字键4增大Gap间距：
方法2:Shift+A可以直接在线模式下允许点对点等长度。设置属性与方法相同。
