logo通过使用晶片级封装（wafer-level package；WLP），可以降低整个解决方案的大小和成本。但是，使用晶片等级封装IC的话，印刷电路板PCB就会变得复杂，如果没有周密的计划的话，就会变成不稳定的设计。本文描述了在选择应用上0.4或0.5mm间距的晶片级封装时的、PCB设计上的考虑事项以及一般的推荐事项。
设计系统级线路，印刷电路板的面积相当珍贵。减少设计所需的PCB面积的方法是使用较小的IC封装，例如晶片级封装（waferω63；level package；WLP）。如果按照以下的指导方针设计的话，PCB可以释放很多面积，节省很多成本。
晶片级的封装体积直接构建在硅基板上，不需要使用焊接线，可以缩短周期时间，节省封装成本，因此比这些上一代技术小得多。但是，为了将PCB的成本抑制到最小限度，需要在布局方面的考虑。在本文中，我们提出了一些使用晶片级包装设计时需要遵循的通用准则PCB布局。PCB布局在进行设计时，这些准则有助于增加设计可靠的生产机会。
SMD及NSMD垫
在开始任何布线之前，首先应该考虑的是WLP占板空间的设计。WLP的设计图提供PCB占板用于构建空间的消息的大部分（包括封装大小、误差、销间隔等）。另外，WLP占板在构筑空间时，也需要考虑IC引脚用的垫型。焊接垫的选择包括焊接盖定义型（soldermask defined。SMD以及非焊接盖定义型（nonsoldermask defined；NSMD，图1表示两者的不同。
图1在构建WLP的占板空间时，需要考虑IC引脚用的垫型。SMD）或非焊接盖定义型（nonsoldermask defined；NSMD）。
焊接帽定义型（SMD）焊接垫如其名，是利用焊接帽定义焊接球的焊接垫面积的。该方法可以减少在焊接或焊接消除过程中垫变高的可能性。然而，该方法的缺点是减少可用于连接到锡球的铜表面面积并减少相邻垫之间的空间。由于焊盘间走线宽度trace受到限制，可能会影响导通孔的运用。
非焊接盖定义型焊接垫定义了用铜与焊接锡凸起焊接的焊接焊盘面积。该方法提供用于连接到锡球的大的表面面积，并且提供焊接垫之间的大的绝缘距离（与焊接盖定义型相比），因此可以允许更宽的拉线宽度，并且对导通孔的使用有弹性。这种方式的缺点是焊接和焊接去除过程中焊接垫容易变高。
最推荐的焊接垫类型是焊接盖定义型焊接垫。这种形式的焊盘具有相对良好的焊接连接性，可以将焊料和焊盘结合起来来密封整体。当晶片级包装的PCB设计开始时，为了在考虑两种类型的焊盘的同时测量其利害得失，有必要考虑适用尺度。注意，这两种方法可以在单个晶片级封装的占板空间中使用。
通过使用晶片级封装（wafer-level package；WLP），可以降低整个解决方案的大小和成本。但是，使用晶片等级封装IC的话，印刷电路板PCB就会变得复杂，如果没有周密的计划的话，就会变成不稳定的设计。本文描述了在选择应用上0.4或0.5mm间距的晶片级封装时的、PCB设计上的考虑事项以及一般的推荐事项。
设计系统级线路，印刷电路板的面积相当珍贵。减少设计所需的PCB面积的方法是使用较小的IC封装，例如晶片级封装（waferω63；level package；WLP）。如果按照以下的指导方针设计的话，PCB可以释放很多面积，节省很多成本。
晶片级的封装体积直接构建在硅基板上，不需要使用焊接线，可以缩短周期时间，节省封装成本，因此比这些上一代技术小得多。但是，为了将PCB的成本抑制到最小限度，需要在布局方面的考虑。在本文中，我们提出了一些使用晶片级包装设计时需要遵循的通用准则PCB布局。PCB布局在进行设计时，这些准则有助于增加设计可靠的生产机会。
SMD及NSMD垫
在开始任何布线之前，首先应该考虑的是WLP占板空间的设计。WLP的设计图提供PCB占板用于构建空间的消息的大部分（包括封装大小、误差、销间隔等）。另外，WLP占板在构筑空间时，也需要考虑IC引脚用的垫型。焊接垫的选择包括焊接盖定义型（soldermask defined。SMD以及非焊接盖定义型（nonsoldermask defined；NSMD，图1表示两者的不同。
图1在构建WLP的占板空间时，需要考虑IC引脚用的垫型。SMD）或非焊接盖定义型（nonsoldermask defined；NSMD）。
焊接帽定义型（SMD）焊接垫如其名，是利用焊接帽定义焊接球的焊接垫面积的。该方法可以减少在焊接或焊接消除过程中垫变高的可能性。然而，该方法的缺点是减少可用于连接到锡球的铜表面面积并减少相邻垫之间的空间。由于焊盘间走线宽度trace受到限制，可能会影响导通孔的运用。
非焊接盖定义型焊接垫定义了用铜与焊接锡凸起焊接的焊接焊盘面积。该方法提供用于连接到锡球的大的表面面积，并且提供焊接垫之间的大的绝缘距离（与焊接盖定义型相比），因此可以允许更宽的拉线宽度，并且对导通孔的使用有弹性。这种方式的缺点是焊接和焊接去除过程中焊接垫容易变高。
最推荐的焊接垫类型是焊接盖定义型焊接垫。这种形式的焊盘具有相对良好的焊接连接性，可以将焊料和焊盘结合起来来密封整体。当晶片级包装的PCB设计开始时，为了在考虑两种类型的焊盘的同时测量其利害得失，有必要考虑适用尺度。注意，这两种方法可以在单个晶片级封装的占板空间中使用。
间距尺寸是指IC上锡球（即引脚）之间的距离。该距离测量两个相邻锡球的中心线到中心线的距离。这个间距越大，垫间的布线所使用的空间也越大。
0.5mm间距的设计比0.4mm的设计稍有空间。0.5mm间距的设计，从锡球中心线到中心线的空间是19.7米（千分之一英寸）。由于典型的焊盘尺寸为8.7米，所以从焊盘到布线的布线之间有11米的空间。3.5在使用到米尔trace-to-solder-ball的走线之间的绝缘距离的情况下，可以简单地适应两个定义的焊料之间的走线最大宽度必须在4米尔以下的要求。在4毫米宽的走线下，使用1盎司铜，可以将走线电流限制在约220毫安。如果使用2盎司铜，则可以在行驶线上驱动380毫安的电流。图2示出了0.5mm间距的晶片级封装的空间和尺寸。
图2:0.5mm间距的晶片级的封装空间和尺寸。
0.4mm（15.7米尔）间距的设计与0.5mm相比有点麻烦，意味着在锡球之间可以布线的空间变少、限制多、弹性少。典型的焊盘尺寸为7米的情况下，这只剩下8.7米的空间，可以在焊盘之间进行布线。使用3米机设定各一侧和拉线内侧的距离的话，拉线最大幅度在2.7米以下。图3示出了具有0.4mm间隔的晶片级封装空间和尺寸。2.7在米尔的走线宽度中，使用1盎司铜，则流经走线的电流限制在约160毫安左右。在这样0.4mm的小间距中，使用较厚的铜，电线的宽度比铜的宽度小（例如2盎司铜=2.8米），可能会有一些问题。这导致在蚀刻/电镀的过程之后，线的净宽度小于2.7mm。表1提供一般印刷电路板制造商提出的引线宽度和铜厚度的对应表。
图3:0.4mm间距的晶圆级封装空间和尺寸。
表1：走线宽度的设计提案。
配线的选择方法
如果在晶片级的包装垫之间使用薄的电线，也不符合小间隔的晶片级的包装（0.3mm等）等设计要求，有其他的选择，不过，这些选择也有缺点。一个选择项是使用雷射钻孔式导通孔（laser-drilled via），由此PCB的成本大幅上升。雷射钻孔式导通孔必须采用的是，机械的钻孔有设备上的限制性（孔器的尺寸最小在10米以上），因为晶片级的封装与对角焊接垫邻接，所以占有空间被限制。激光钻头是印刷电路板工厂的生产工序，在这里是用激光钻头导通孔的方式，直接钻头或WLP偏离垫位置后再填埋，因此可以将走线引导到内层。如果在您的应用程序中使用PCB板激光钻头式导通孔（高阶音响应用设备或行动电话等），PCB板的成本是没有问题的。但是，如果应用程序需要使用低成本PCB板（例如液晶显示器等），这些额外的成本可能是没有价值的。
另一种比较不常见的方法是交织器铃木提示阵列staggered？bumparray）使用了WLP。藉由WLP如果在晶片上使锡球交错，为了布线较大的布线，可以生成更多的空间。然而，并非所有WLP晶片都可以提供豪华的交错铃频提示阵列，该方法在设计的第一阶段必须非常注意。另一种方法是使用内部/外部销缺失WLP的锡球包阵列。由此，可以增加在该导通孔或内部层布线较大的空间。请再注意一次。这个方法也必须非常注意。你的设计必须在早期非常彻底地考虑。同时，需要考虑申报的需要。
正文摘要
本文提供了使用0.4mm和0.5mm间距的晶圆级别封装IC进行设计时有用的基本指导方针和设计考虑事项。本文讨论了垫的形式（垫定义型和非垫定义型）、垫间允许的最大走线宽度、以及垫间布线方式的选择方案（激光钻头式导通孔、交织阵列式WLP等），并呼吁注意使用WLP的设计。
