logo
在增加复杂度的系统设计中，要求与PCB设计平行地进行高性能FPGA的设计。该设计方法通过采用诸如集成FPGA和PCB设计工具和高密度互连HDI的先进制造过程，可以降低系统成本，优化系统性能，缩短设计周期。
电子产业背后的推动力是更快、更便宜的产品需求和在竞争厂商面前把产品推向市场。IC技术的进步是从以前开始促进功能的增加和性能的提高的主要原因之一，FPGA技术也以非常快的速度发展起来。与以往FPGA仅用作粘结逻辑不同，现在FPGA用于实现主要的系统功能。FPGA的逻辑门数达到1000万，核心速度达到400MHz，能够提供到11Gbps的下一代晶片间通信速度。另一方面，由于这仍然保持非常合理的成本，与ASIC和定制IC相比，FPGA是更具魅力的选择。
IC及FPGA技术的进步影响具有嵌入被动元件、Gb信号及EMI分析等功能的PCB产业，带来专用的高密度及高性能配线的必要性IC及FPGA技术的进步对下游产业的效果影响PCB产业。基本的系统设计方法也发生了变化，通过并行进行FPGA和PCB的设计，能够降低系统成本，优化系统性能，缩短设计周期。
PCB和FPGA一般在不同的设计环境下构建，过去这些设计方案很少相互沟通。但是，随着高性能、高密度FPGA元件越来越流行，为了满足紧凑的发售日程，现在PCB和FPGA设计团队必须不断交换数据和信息，使系统设计整体成功。
设计工程师在PCB上实现高阶FPGA时，面临性能优化和系统设计生产率的双重课题。设计工程师必须问自己：什么问题耽误了过程？想要得到最佳性能需要什么？这些问题的答案有助于找到解决方案，可以实现更小、更便宜、更快的系统。
设计效率的课题
设计工程师需要平行设计PCB和FPGA时，FPGA设计工程师不能像以前那样独立设计，可以将完成的FPGA设计委托给PCB设计工程师。有竞争力的设计要求FPGA和PCB设计工程师从上到下的合作，为了保证最终能得到最适合的系统，分别进行了折衷。平行设计的优点是减少设计周期，优化系统性能，降低制造成本。
平行设计的课题是FPGA需要将由布局和布线工具得到的结果迅速映射到原理图和PCB布局，同时PCB设计的任意变更也必须在FPGA上进行更新。传统的设计过程是在设计FPGA以实现电路板之后将其传递给PCB设计工程师，现在这种方法是不可能的。
FPGA在设计/合成、布局/布线以及PCB设计环境未集成的情况下，FPGA和PCB方案之间的交流必须用人工方法实现。对于拥有数百只脚的小型FPGA可能是可以接受的，但是现在很多设计都很复杂FPGA，用这种方法进行信息交流是浪费时间的，容易发生错误。这个问题，仅仅通过高引脚数FPGA的PCB原理图符号的构筑和更新就变得清楚了。
另一个问题与PCB上的大型FPGA有关。与小型FPGA的符号不同，大型FPGA的单个符号不能放在一张原理图上。这些符号通过功能分组被分割成若干符号，并且必须在FPGA的设计反转期间保持恒定。
FPGA设计工程师在性能的调整上花费了很多时间，选择正确的I/O销驱动器/接收器，但是FPGA设计工程师并非仅受设计工程师的控制。在PCB上进行FPGA的布局和布线的情况下，设计环境可能需要改变FPGA的销分配，如果PCB工具没有FPGA设计规则，则这可能是重复且花费时间的过程。
另外，FPGA的I/O分配也成为系统的问题。设计工具需要管理引脚分配，但是需要由PCB和FPGA设计工程师来沟通引脚约束。PCB设计工程师不能生成FPGA阻止定时收敛的条件，FPGA设计工程师也不能生成阻止系统定时收敛的条件。
FPGA的32位元汇流排必须与所有网络必须一致的高速汇流排即左连接器直接通信，以获得适当的倾斜控制。
为了使所有布线长度与最长网络一致，接线器增加了许多蛇行。PCB从布线的角度来看，其结果是许多附加的拥塞、许多附加的布线以及一个动作性能不最佳汇流排。
接线器也将所有布线长度与最长布线一致。尽管如此，每条线的长度仅为1.8英寸，但迄今为止为3.2英寸，较短的匹配长度将汇流排延迟减少到320皮秒。该性能优化是能够获得理想FPGA的引脚图FPGA和PCB设计过程的综合结果。
该例子表示存在于PCB上的组装FPGA的可能性的课题，追加的混乱需要更长的PCB设计时间来完成布线。不是最佳的系统性能。附加布线需要附加的PCB层，从而增加制造成本。
机能上的障碍
IC和FPGA元件被优化以获得更高的性能，例如，能够实现每秒数Gb的串行通信性能。从定时收敛、信号匹配性和PCB布线密度的全面降低的观点来看，该方法具有以下几个优点。
1.定时学校淮不那么严格：时间脉络包含在串行信号中，设计工程师不必管理时间和数据之间的时序。
2.改进信号完整性：所有信号使用差分线对以提高信号质量。
3.简化布线：串行信号沿着一条路径（实际上是差分线对）传输，并且不在具有多条线的汇流排上平行地传输。
4.晶片上端连接：通过在FPGA内匹配可变电阻端接器，板上所需的表面粘结元件较少，能够节省空间，提高性能。更新的元件中包含了晶圆上的容量，可以节省更多的空间。
在系统中使用这些高阶FPGA的话，系统整体的设计会成为成功的重要方法，系统会高速运行，有生产成本效果，需要按时完成设计。
对于每秒数Gb的通信速度，需要能够进行信号走线和验证的新工具。此时PCB上的布线、连接器和大修也需要消耗功率，必须仔细建模它们，并用经典的信号匹配分析方法计算延迟、过衝/下衝和串扰。还需要理解比特模式、前馈、均衡和眼图，并建模GHz在频率范围内操作的串行连接。EDA和FPGA供应商也是lsquo；设计套件rsquo；以淮确的形式提供元素模型、设计约束和参考设计，从而提高设计质量，缩短设计周期。
串行I/O还需要由公共系统约束驱动的改进的PCB布局和布线技术，并且还需要基于最大匹配延迟和所使用的过孔数量来严格控制差分线对的走线。
先进的PCB制造技术
由高阶FPGA的高针数和高针密度产生的另一个课题是将FPGA组装PCB，连接到板上的其他IC。由于如此多的销存在于小面积，所以在通常的PCB制造过程中内部布线几乎是不可能的。其结果是，这些元件促进采用高密度互连HDI、嵌入被动元件等先进的PCB制造技术。
HDIPCB使用IC制造技术。HDI层沉积在传统的PCB压合层（例如FR4中，可以制造窄的走线和小的大修（微大修），并且可以容易地远离高密度封装，并且通常是球栅阵列BGA或晶片级的封装CSP。此外，使用这些HDI技术还需要专用PCB布局软件，其能够理解该PCB和IC的混合制造技术。
HDI/微孔的优点如下。
1.减少产品尺寸：PCB减少了基板的高度和厚度，体积也减少了；
2.增加走线密度：各元件的连接线更多，元件配置更紧密；
3.降低成本：HDI可以减少电路板的层数和面积，可以通过每个大的裸板来生产更多的电路板，可以降低生产成本。
4.电气性能的改善：HDI的寄生效果只有通孔的十分之一，其引线较短，噪音较大。
5.减少无线干扰（RFI/EMI：由于地表靠近或表层，所以可以利用地表的分布容量，大大减少RFI/EMI。
6.散热效率的提高：HDI层的绝缘介质薄，温度梯度高，可以提高散热性能。
7.设计效率的提高：微孔便于双面配置，部件销的走线（焊盘开洞）得到了改善，从而留下更多的内层布线空间；
8.提高良品率（DFM：由于间隙小，HDI板压接几乎不需要；
9.减少层数：通常，10？需要12层板的表面粘贴技术SMT，如果采用HDI制造工艺则可以在6层实现；
10.设计周期的缩短：通过采用埋孔，配线空间充分，可以大幅缩短设计时间。
此外，这些高引脚数元件需要大量的莲藕去除容量和端接电阻，因为传统的SMD被动元件占用表面层的宝贵面积。通过将这些被动元件嵌入PCB内层，PCB的尺寸大幅减少，性能也提高。
嵌入被动元件具有以下许多优点。
1.设计密度的增加：通过将被动SMD移动到内层，可以更紧密地配置其他元件。
2.系统成本的削减：增加的步骤增加了生产成本，但是通过减少SMD并最小化电路板面积，可以减少整个系统的成本。
3.减轻系统的重量和电路板的面积：SMD可以减少电路板的尺寸和重量。
4.提高性能：被动元件可以非常接近有源元件，减少电感，提高性能。
5.可靠性和质量的提高：需要组装的SMD越少，潜在的焊接故障就越少；
6.增加功能：为增加功能创造了机会。不用担心减少设计面积。
像其他新兴技术一样，随着支持基础技术的发展，成本也会下降。嵌入式被动元件技术仅用于非常先进的设计，但现在也用于小尺寸、高功能的消费者产品。
嵌入式被动元件的设计关键是帮助有效设计的自动化工具。在手动定义库构成部件的情况下，不可能设计具有不同参数值和公差的数百被动元件，需要由电阻和容量特性参数（来自部件供应商）驱动的自动集成算法。这些聚合算法驱动分析所有被动元件所需的平衡工具，并支持最佳材料的组合和外观尺寸的确定。这些折衷工具有助于降低电路板上的元件数量，降低生产工序和最终成本。
正文摘要
从事电子产品设计的公司需要将FPGA工具和PCB设计工具紧凑且双向集成，EDA和FPGA供应商需要紧密合作。如果有这样的合并和合作，就能达成上市时间和性能的目标。否则，越来越多的系统设计复杂性会使设计过程停滞，最终会降低或吞咽公司的利益。
