logo
随着电路板的设计复杂化，现有硬件/电源管理架构的性能开始达到极限。目前最常用的电路基板管理架构有4种，可以用于支援这些复杂的设计，但是在设计的扩展性、工作量、成本方面需要让步和妥协。
最近出现了第五个电路板管理架构，大大降低了设计工作量和构筑成本，同时提供了目前最好的性能、安全性和灵活性。在本文中，我们研究了这种新的架构，主要着重于提供的电源管理功能。
概要
一个电路板通常分为两个功能模块（图1）的负载管理Payload Management和硬件管理Hardware Management。在大多数电路板中，负载功能部分为整个电路板面积的80%？占90%（资料/控制层和/或处理器）。剩下的10%？20%是硬件管理部，用于执行硬件等级的监视/控制或内务处理。
图1：在典型的电子系统中，硬件管理部分占通常电路板面积的10%~20%
遗憾的是，现在很多硬件管理解决方案难以扩展，以满足越来越复杂的负荷功能需求。例如，硬件管理部为电路基板面积的10%？虽然只占20%，但这一部分的设计和消除错误所需的时间在整个开发周期中占了相当大的比例（30%以下为63:40%）。同样，硬件管理器占总材料成本（BOM）的比例也高得不成比例。
最近，出现了比其他架构扩展性更高、更低BOM成本就能实现的新的分散体系。为了容易地理解分布式架构的优点，讨论最常见的四个硬件管理架构（图2为蝗虫63；5）如何构建电源管理功能，接着深入探讨分布式架构（图7）。
控制基准PLD的电源管理架构比较
以下，比较四个一般电源管理架构（图2。
电源架构#1：CPLD基座电源管理及内务处理
在该架构中，电源管理功能被追加到板控制PLDCPLD。该CPLD监视输入电源以及各DC-DC转换器的lsquo。power Goodrsquo;消息（图2）。CPLD使用序列计算算法生成lsquo。Enablersquo;信号用于向负载电路供电，避免损坏或逻辑错误。该CPLD还能够生成复位（Reset）或powerGood等信号那样的逻辑信号，以保证负载元件在接通时开始动作，或在电源断开时停止动作。此外，还负责在切断电源或检测到故障时安全断电的序列的生成。PLD能够容易地支持面向事件的解决方案，并分别对不同故障的组合提供响应。
图2:基于CPLD的硬件管理系统，能够实现电源管理和内务处理功能
在该类型的设计中，通常在VHDL或Verilog中描述的CPLD中实现所有的电源时序、保护和控制功能。
优点：
低成本
直观的架构使得CPLD的时序逻辑更容易根据新应用程序进行调整。
使用一个设计环境（共通Verilog）来实现设计
事件结束？引导体系结构可以灵活应对各种故障。
缺点：
由于每个电源需要两个信号信道，所以更大和更复杂的设计开始面临更多CPLDI/O端口和电路板的拥塞。
powerGood由于检测不正确（通常是8～20%的错误）和不能监视电源电压的倾向，可靠性降低
需要追加自动测量功能（powerGood不是信号而是实际的电源电压监控），追加电路基板的成本和复杂度1个A/D转换器。
电路板级别的工程师（具有数字电路经验）的构建需要必要的功能，在很多情况下，这样的工程师不是电源方面的专家。
电源架构#2：采用电源管理IC电源管理，使用CPLD进行内务处理
在该功能分割的架构中，一个电源管理IC负责电路基板的DC-DC转换器的监视和顺序化（图3）。电源管理IC可直接监控电源电压，因此也可执行微调和余量功能。CPLD使用电源的powerGood状态，生成必要的控制、状态以及内务处理信号。
图3：使用电源管理IC和CPLD实现的硬件管理系统
这些设计通常使用基于GUI构成的工具来定义电源管理IC功能，CPLD逻辑使用VHDL或Verilog来定义。
优点：
由于lsquo，减少CPLD的I/O数。Enablersquo;功能可以在电源管理IC中执行
电路板的空间更宽，实现更简化的布局和更少的PCB层数
通过直接监视电源电压，能够获得电源管理IC更准确的整个系统的健康信息，能够提高系统的稳定性。
缺点：
电源管理IC追加BOM成本特别需要多个元件的情况
此架构是事件？提供指南的响应，如果导入两个以上的电源管理IC，设计的复杂性就会增加。
特别是当涉及多个电源管理IC分割功能时，为了更复杂的设计而调整序列变得更困难。
在设计过程中，需要使用多个工具GUI+VHDL/Verilog，因此需要多个工程师，可能会增加设计风险。
使用电源架构#3:CPLD进行内务处理，基于PMBusMCU实现电源管理功能
图4的架构使用微控制器MCU来控制数值控制负载点DPOL的电源定时。MCU为了管理而使用电源管理汇流排PMBusDPOLPMBus是基于I2C汇流排的双线通信协定。CPLD控制板上具有内务处理功能及类比控制接口（ApOL）的任意负荷点DC-DC转换器。为了简化软件设计，许多基于MCU的电源管理设计采用时间序列方案。
图4：使用CPLD和MCU的硬件管理系统
基于软件电源管理存在另一潜在缺点，需要更长的故障响应时间（通常需要10~15毫秒，CPLD的响应时间是微秒电平）。对于需要更快的响应时间（或事件指南序列）的一些故障，可以添加CPLD作为第二保护措施。
为了实现基于软件的电源管理，需要MCU软件和CPLD设计的VHDL或Verilog。
优点：
设计非常容易调整（仅限基于时间的序列）
通过丰富的软件开发工具，基于MCU的解决方案可以更快且容易地消除错误。
如果提高韧性的话，可以迅速改变设计。
PCB设计DPOL有余力简化周围的配线
缺点：
更贵BOM成本
很难对事件指南的序列要求进行设计调整
需要多个设计工具Verilog/VHDL+软件
（1）难以模拟（2）硬件管理功能仅能够在原型板开发环境中测试（3）复杂度增加系统错误消除时间，这是ApOL和DPOL混合控制解决方案的许多缺点。
电源体系#4:CPLD和晶片上的ADC的使用电源管理和内务处理
为了克服由于power-Good的信号不正确而产生的问题，使用具备晶片上的类比数字位转换器（ADC）的CPLD，能够监视板电平的电源电压。在该架构中，CPLD构筑使用晶片软件/硬处理器核心的电源管理功能，内务处理功能由硬件逻辑实现（图5）。
图5：使用在晶片上搭载了ADCCPLD的硬件管理系统
对于这种类型的设计，设计师通常使用软件开发电源管理功能以及VHDL/Verilog来开发其他内务处理功能。
优点：
这个方案很容易调整和组合其他设计。
电源管理和内务处理功能组合来缩短设计时间
该架构可以向远端系统管理器提供电压远程测量功能
缺点：
需要更高密度的I/O引脚数CPLD
复杂的CPLD系统成本的增加
如果将低电压等级通过远程测量布线到单一位置，则电路基板空间会更加混乱
必须让数字电路工程师同时构筑电源管理功能和数字控制功能。
分散型电源管理架构
上述各解决方案将在不同程度上妥协相关设计，以平衡性能、灵活性、安全性、成本、复杂性和便利性。
电源管理随着系统越来越大、复杂，上述的妥协也越来越困难。另一方面，下文介绍的分散型电源管理架构使用低成本的类比感测及控制ASC电源管理元件，因此避免了上述其他架构的设计上的许多让步。这些ASC要素能够实现完全的硬件管理功能（电源及温度管理、控制信道及内务处理功能、统一地称为硬件管理功能）。
例如，莱迪思半导体Lattice Semiconductor的L？ASC10是硬件管理（电源、温度、控制层）扩展器。为了实现电路板的硬件管理功能，可以结合CPLD莱迪思等低成本MachXO2系列来使用。图6示出了硬件管理功能为L？ASC表示在10和辅助晶片MachXO2CPLD之间如何分割。
图6:L-ASC10远端传感及控制元件
每个类比感测信道可以通过两个独立的可编程比较器来监视，并且支持高/低和输入/输出（窗口比较）监视功能。ASC和CPLD之间的通信通过3行序列汇流排（Tx/Rx/ck）来实现。
接着，使用单一序列汇流排监视多个电源电压时，表示能够大幅度削减PLD所需的I/O数。
电源架构5:CPLD及ASC元件（提供分散电压传感及控制）来实现电源管理及内务处理功能
在分布式硬件管理架构中，CPLD使用多个外部ASC元件来监视电源电压，并发送lsquo。Enable/Disablersquo;DC-指示DC电源，执行其他内务处理功能。
图7：分布式架构的硬件管理系统
电源管理和内部处理功能可以使用GUI工具、VHDL/Verilog或两者来实现。
优点：
一般的3行汇流排将必要的CPLDI/O销数控制在最小限度
简单的PCB布线，大大提高了电路板的余量
整个系统可以使用设计环境GUI或VHDL/Verilog来开发。
分布式架构具有高度扩展性
将电压、电流、温度监控功能与ASC元件集成，降低解决方案成本
通过合并电源管理和内部处理功能，缩短设计时间
莱迪思的标淮采用电源纠错套件，大幅缩短电路板的纠错时间
总结
随着电路板级系统的设计复杂性的增加，硬件管理系统在设计工作量和BOM成本两者中所占的比例越来越大。CPLD以及使用pOL电源，通过实现几个或全部的管理功能，可以减轻上述倾向带来的困难，但在这种情况下，成本会发生故障。出现分布式硬件管理架构，能够通过3线序列链路将CPLD连接到低成本的传感器元件。该架构不仅可以降低设计的复杂性、电路板的空间要求以及BOM成本，还可以使用多个类比以及数字工程师常用的工具来构建。
