logo
布线（Layout）是PCB设计工程师最基本的工作技能之一。布线的好坏直接影响系统整体的性能，许多高速设计理论最终也由PCB Layout实现和验证，因此发现布线在高速PCB设计中是非常重要的。接着，关于实际布线中可能发生的情况，分析其妥当性，并显示相对优化的接线策略。主要从直角走线、差分走线、蛇形线3个侧面叙述。
一、画一条直角线
通常要求在PCB配线中尽量避免直角走线，也是测量配线的好坏的基准之一，但是直角走线到底对信号传输有什么影响呢。原理上，如果以直角划线，则传输线的线宽发生变化，从而导致阻抗的不连续性。其实不仅仅是直角走线，顿角、锐角走线也有可能带来阻抗的变化。直角行驶线对信号的影响主要表现在三个方面。一个角度等于传输线的容量负载，并且上升时间可以被延迟。第二，阻抗不连续，导致信号反射。第三个是在直角前端发生的EMI。
传输线的直角所带来的寄生容量可以通过以下经验公式来计算。
C=61W（Er）1/2/Z0
在上式中，C是角的等价容量（单位：pF），W是走线的宽度（单位：inch，epsilon；r指介质的介电常数，Z0是传输路径的特征阻抗。作为示例，4Mils的50欧姆传输线epsilon；r为4.3）的情况下，由于直角而产生的电容量约为0.0101pF，能够估计由此产生的上升时间变化量。
T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps
通过计算，发现直角划线电容效应非常微小。
由于直角走线的线宽增加，其阻抗减小，产生一定的信号反射现象。根据传输线章节中描述的阻抗计算公式计算线宽增加后的等效阻抗，并且可以基于经验公式计算反射系数：rho；=（（ZsZ0）/Zs+Z0通常由于直角引线引起的阻抗变化为7%？因为是20%，所以反射系数最大为0.1左右。另外，从下图中可以看出，当传输线的阻抗在W/2线的长时间内最小地变化并且在W/2小时内恢复到正常阻抗时，阻抗变化发生的时间非常短，并且通常在10ps以内，这种快速微小的变化对于一般信号传输几乎可以忽略。
很多人对直角走线有着这样的理解，认为前端容易发射电磁波、接收电磁波，也成为产生EMI的原因之一。但是，很多实际测试的结果表明，直角划线比直线不显著EMI。目前的仪表性能表明，测试水平可能限制了测试精度，但至少直角行驶线的辐射小于仪表本身的测量误差。
总的来说，直角跑道没有想象中那么可怕。在至少GHz以下的应用中，容量、反射、EMI等效果在TDR测试中几乎没有出现，高速PCB设计工程师的重点应该放在布局、电源/地面设计、布线设计、大修等其他方面。当然，直角行驶线的影响并不是那么严重，但今后也不会在直角线上行驶。注意细节是每个优秀工程师所需要的基本素质。另外，随着数字电路的快速发展，PCB工程师处理的信号频率也不断提高，在10GHz以上的RF设计领域，这些小直角有可能成为高速问题的重点对象。
二、差分走线
差分信号Differential Signal高速电路设计中的应用越来越广泛，电路中最重要的信号往往必须采用差分结构设计，那么什么是如此受欢迎的呢。PCB设计那么，怎样才能保证良好的性能呢？带着这两个问题，我们进行下一部分的讨论。差分信号和？通常，驱动端发送两个等值、反转信号，接收端通过比较这两个电压的差来判断逻辑状态ldquo。0rdquo;还是ldquo；1rdquo;。将担负差分信号的一对走线称为差分走线。
差分信号与普通的单端信号的走线相比，最显著的优点出现在以下三个方面：。
a.干扰防止能力强，两条差分线之间的结合良好，因此在外部存在噪声干扰的情况下，基本上同时耦合到两条线，由于接收侧感兴趣的只有两个信号的差，所以外部的共模噪声可以完全抵消。
b.EMI可以有效抑制，同样，由于两个信号的极性相反，所以他们的对外辐射的电磁场可以相互抵消，耦合越紧密，向外部放出的电磁能就越少。
c.定时定位正确，差分信号的开关变化位于两个信号的交点，所以通常的单端信号不是由两个阈值电压来判断，而是过程、温度的影响小，能够降低定时上的误差，并且更适合于低振幅信号的电路。现在流行的LVDSlow voltagedifferential signaling）是指这样的小振幅差分信号技术。
PCB对于工程师来说，最受关注的是能够在实际生产线上完全发挥差分线的方法。如果是接触过Layout的人，可能知道差分走线的一般要求。那是ldquo。等长、等距离rdquo。等长度是为了保证2个差分信号时刻保持逆极性，减少共模分量。等距离主要是为了保证两者差分阻抗一致，减少反射。ldquo;尽量接近原则rdquo。有时差分也是走线的要求之一。但是，这些规则并不是全部用于生产硬件。很多工程师似乎不理解高速差分信号传输的本质。接下来，将重点讨论PCB差分信号设计中的一些常见错误。
误区1:差分信号认为不需要地面作为回流路径，或者差分走线相互为对方提供回流路径。这种错误的原因是由于表面现象所迷惑，对高速信号传输机制的认识还不深。差分电路对于可能存在于电源和接地面上的其他噪声信号具有类似的弹性和不敏感度。地面部分回流消除并不意味着差分电路参考平面不作为信号反馈路径，但实际上差分走线与通常的单端走线的机制一致。即，高频信号总是沿着电感的最小电路回流，最大的区别是差分线除了对地的结合之外还存在相互间的结合，哪个结合强。那是主要的回流路。PCB电路在设计中，通常差分走线之间的结合很小，只占10~20%的耦合度，因为更多的是对地结合，差分走线的主要回流路径存在于地面。在现场平面发生不连续的情况下，在没有基准平面的区域中，差分布线之间的结合提供主要的回流路径。基准平面的不连续性对差分配线的影响对通常的一端配线不严重，但使差分信号的品质降低，增加EMI，尽量避免。一些设计者认为差分可以去除差分布线下的参考平面以抑制传输中的部分共模信号，但是理论上不希望如何控制阻抗。未提供给共模信号的阻抗电路必须产生EMI辐射，该方法的弊端大于利益。
误区二：保持等间隔比布线长度更重要。在实际的PCB布线中，很多情况下不能同时满足差分设计的要件。由于存在针脚分布，大孔和线空间等因素，为了实现线长匹配的目的必须通过适当的绕组，但是结果必然是差分对的部分区域不平行。
PCB差分在走线设计中最重要的规则是匹配线长，其他规则可以根据设计要求和实际应用灵活处理。
误区三：差分我觉得走线一定很近。接近差分除了增强它们的结合之外，不仅可以提高对噪声的免疫力，还可以充分利用磁场的反极性来消除对外部的电磁干扰。这种方法在许多情况下是非常有利的，但是如果不是绝对的，并且可以保证在不受外部干扰的情况下获得足够的屏蔽，则不需要通过彼此的强耦合来实现干扰防止和抑制EMI的目的。怎样保证差分布线有良好的隔离和屏蔽？增加与其他信号的布线间隔是最基本的方法之一，电磁场能量随着距离的平方而减小，并且当一般布线间隔超过4倍时，它们之间的干扰非常微弱，基本上可以忽略不计。另外，通过地面的隔离也能够起到良好的遮蔽作用，这样的结构在高频（10G以上）IC封装PCB设计中经常使用，被称为CPW结构，能够保证严格的差分阻抗控制（2Z0）。
差分走线可以在不同的信号层中，但是一般来说，由于不同层产生的阻抗、检修等差异破坏差模传输的效果，所以不推荐引入共模噪声。此外，在相邻的两个层的结合不紧密的情况下，对噪声的差分缠绕阻力能力降低，但是如果周围缠绕能够保持适当的间隔，则串扰不是问题。即使在一般频率GHz以下），EMI也不是那么严重的问题，因为实验表明，来自500 Mils差分的差分缠绕在足以满足FCC的电磁辐射标准的3m之外的辐射能量衰减达到60dB，设计者没有过分担心差分线的结合不充分，而是产生了电磁不兼容的问题。
三、蛇形线
蛇形线是Layout中经常使用的跑步线的一种。其主要目的是调整延迟并满足系统时序设计的要求。设计者首先必须认识到，破坏蛇形线信号质量，改变传输延迟，在布线时尽量避免使用。然而，在实际设计中，通常需要故意绕组以确保信号的足够保持时间或减少组信号之间的时间偏移。那么，蛇形线对信号传输有什么影响呢。拉线的时候要注意什么？其中最重要的两个参数是平行结合长度（（Lp）和结合距离（S），当信号在蛇行线上传输时，在相互平行的线段之间发生结合，形成差模形式，S越小Lp越大，结合距离也越大。由于传输延迟的减小，串扰可能大大降低信号质量，其机制可以参考第三章共模和差模串扰的分析。接下来是关于处理Layout工程师蛇形线的一些建议。
1.尽量增大平行线段的距离（S），至少大于3H，H是指信号在基准平面上画线的距离。一般来说，通过大的拐弯，只要S足够大，就可以几乎避开彼此的耦合效应。
2.减少耦合长度Lp，并且如果两倍Lp延迟接近或大于信号上升时间，则所产生的串扰达到饱和。
3.带状线（Strip？Line或埋入的微带线Embedded Micro？由Strip中的蛇形线引起的信号传输延迟小于微带路径（微带路径）Strip。理论上，差模由于串扰，带状线不影响传输速度。
4.高速且定时严格的信号线尽量不走蛇形线，特别是在狭窄的范围内不能蜿蜒。
5.总是可以采用任意角度的蛇行，并且可以有效地减少相互间的耦合。
6.在高速PCB设计中，由于蛇形线没有所谓的滤波或干扰防止能力，仅降低信号质量，所以仅用于定时匹配，而没有其他目的。
7.可以考虑螺旋走线，模拟显示比通常的蛇形走线更有效。
