logo
印刷电路板PCB的新部分加成法semi？additive）随着技术的出现，布线设计trace的宽度可以变为一半，以达到1.25mils的水平，从而可以使电路安装密度最大。根据EETimes的网站，当前积体电路的进步从半导体IC微阴影处理（Lithography）转移到PCB过程。
目前，业界最常用的减成法subtractivePCB工艺中，其布线设计宽度容许公差可以达到最小0.5mil以内。分析家指出，布线设计宽度在3mils以上且信号边缘率（signaledge rate）相对较低者，0.5mil的变化值不明显，但对较薄的布线设计对阻抗控制有明显的影响。
首先，PCB过程基本上是用一个或两个涂覆含有铜的基材，即基材（core）。由于各个PCB厂家在基板上使用的铜基板的材料和厚度不同，绝缘和机械特性也不同。
接着，压接铜箔和基板材料而形成基板后，在基板上涂覆抗蚀剂而开始曝光，接着将未曝光的抗蚀剂和铜蚀刻成酸槽来形成布线设计。该方法的目的是在布线设计中形成矩形的截面，但在酸槽的过程中不仅侵蚀垂直面的铜，还溶解水平面的布线设计壁面的一部分。
严格控制下的减少成法可以使布线设计几乎形成25~45度梯形断面，但是如果不适当控制，则会导致布线设计上的半部分过度蚀刻，上下变窄变厚。将蚀刻后的配线设计高度与上半部配线设计侵蚀的深度相比，得到所谓的蚀刻因子（etchfactor），该值越大，表示配线设计截面越像矩形。
当布线设计为矩形时，越表示其阻抗（Impedance），越能预测，就越能达到大致垂直角度的重复配置，代表电路的组装密度最高，从信号匹配性的观点来看PCB制造的良性也能提高。
同样能够实现该结果的方法是，部分加成法~semi？additive）。该方法的基板在厚度为2微米或3微米（mu；m）的铜箔压接变得更薄之后，进行导通孔钻，涂覆无电解铜。
接下来，为了曝光必要的布线设计，在特定范围内添加注册表。因为在层叠曝光区域之后，蚀刻剩余铜，所以该方法实质上与减少成法相反。由于减法成法采用化学原理，部分加成法的配线设计基本上利用光微影技术Photolithography，所以后者形成的配线设计宽度与最初的设计一致。
在极为严格的公差下，布线设计宽度可以保持1.25mils电平，并且可以具有恒定的阻抗控制。根据实际测量，在整个块PCB板中测量的阻抗的变化不超过0.5ohm，而是采减成法的五分之一。
分析指出，对具有精确阻抗控制的高速数字比特系统和微波应用的要求是必不可少的，这也可以通过透射单元加成法来实现。此外，还可以实现几个垂直布线设计的特征，使电路的组装密度最大。
