logoPCB在设计中PCB层叠是EMI控制辐射的有效方法，以下简单总结PCB层叠的控制EMI辐射中的作用和设计技术。
1.电源汇流排
2.电磁屏蔽
3.PCB堆栈
4.多电源层的设计
5.总结
解决EMI问题的方法很多，现代的EMI抑制方法包括EMI抑制涂层的利用、适当的EMI抑制部件的选择、以及EMI模拟设计等。在本文中，从最基本的PCB布板设计中讨论了控制EMI辐射中PCB层叠的作用和设计技术。
一、电源汇流排
通过在IC的电源销附近适当地配置适当的容量，能够使IC输出电压的跳跃更快。但是，问题不到这里。由于容量具有有限的频率响应特性，所以容量不能生成在所有频带中漂亮地驱动IC输出所需的谐波功率。除此之外，在电源汇流排上形成的瞬态电压在去耦环路径的电感的两端形成电压下降，这些瞬态电压是主要的共模EMI干扰源。我们应该怎么解决这些问题呢？
在我们的电路板上的IC中，IC周围的电源层可以被认为是优秀的高频电容器，其可以被收集以清洁地输出从提供高频能量的分立电容器漏出的能量的一部分。另外，优秀的电源层的电感小，通过电感合成的瞬态信号也小，进而降低共模EMI。
当然，从电源层到IC电源销的连接，因为数字信号的上升沿越来越快，所以IC最好直接连接到电源销所在的焊盘，所以必须尽量缩短。
为了控制共模EMI，电源层必须有足够低的电感，这必须是相当设计的一对电源层。可能会被问到哪里比较好。问题的答案取决于电源的分层、层间的材料和操作频率（即IC上升时间的函数）。通常，电源层的间隔是6mil，中间层是FR4材料，每平方英寸电源层的等效容量约为75pF。显然，层间距越小容量越大。
虽然上升时间为100~300ps的设备不多，但是在当前IC的发展速度下，上升时间在100~300ps范围内的设备将占据较高比例。100在300ps上升时间的电路中，3mil层间隔不适用于大多数应用程序。此时，需要使用层间隔小于1米尔的层间技术，代替FR4介电材料而使用介电常数的高材料。
目前陶瓷和陶瓷塑料可以满足100~300ps上升时间电路的设计要求。
新材料和新方法可能会在将来采用，但今天一般1？3ns上升时间电路，3？在6mil层间隔和FR4介电材料中，通常足以处理高端谐波以充分降低瞬态信号，即，共模EMI可以非常低。
本文所示的PCB层叠设计示例是层间隔为3？假设是6mil。
二、电磁屏蔽
从信号走线来看，良好的分层策略应当将所有信号走线放置在一层或若干层。
这些层与电源层或接地层相邻。在电源的情况下，良好的分层策略应该是电源层与接地层相邻，电源层与接地层的距离应尽可能小。这是ldquo。分层策略。
三、PCB堆栈
什么样的堆栈策略有助于屏蔽和抑制EMI。以下的层叠方案假设电源电流流过单层，并且单个电压或多电压分布在同一层的不同部分。多电源层的情况在后面叙述。
4层板
四层板的设计有几个潜在的问题。首先，传统厚度62mil的四层板中，即使信号层是外层，电源层和接地层是内层，电源层和接地层的间隔也太大。
如果成本要求是第一位，则可以考虑以下两个现有的4层板的替代方案。均能够改善EMI抑制的性能，但仅在板上的元件密度足够低、元件周围有足够的面积（所希望的电源覆铜层）的情况下应用。
第一，优选PCB的外层是地层，中间的两个层是信号/电源层。信号层上的电源用能够降低电源电流的路径阻抗、信号微带路径阻抗的广线来布线。EMI从控制的观点来看，这是以往最好的4层PCB结构。第2方面的外层走电源和地，中间2层走信号。该方案与以往的4层板相比改善小，层间阻抗与以往的4层板同样不优选。
在控制布线阻抗的情况下，上述层叠方式必须非常注意地在电源和接地铺设的铜岛下配置布线。另外，为了确保DC和低频的连接性，需要在电源或地层上的铜铺装岛之间尽可能相互连接。
6层板
当四层板上的元件密度相对较大时，优选在六层板上。然而，六层板设计中的一些层叠方案对于电磁场的屏蔽作用不充分，电源汇流排瞬态信号的降低作用很小。说明两个例子。
在第1例中，电源覆铜阻抗高，因此对控制共模EMI辐射非常不利。但是，从信号的阻抗控制的观点来看，这个方法非常正确。
在第2例子中，为了解决电源覆铜阻抗的问题，将电源和接地分别配置在第3层和第4层。
由于第1层和第6层的电磁屏蔽性能较差，差模EMI增加。
在两个外层上的信号线数最少、行驶线长度短（比信号的最高谐波波长的1/20短）的情况下，该设计能够解决差模EMI问题。如果用铜填充外层上的无元件和无划线区域覆铜，使区域接地（1/20波长间隔），则差模EMI的抑制特别好。如上所述，铜铺路区域与内部接地层的多点连接。
在通用高性能6层板设计中，一般将第1层和第6层作为地层、第3层和第4层的电源和地配置。
在电源层和接地层之间有2层中央的2微带信号线层，因此具有EMI抑制能力。这种设计的缺点是布线层只有两层。如上所述，在外层的走线短、没有走线的区域铺铜的情况下，以往的6层板也可以同样的堆叠。
另一个六层板被布置为信号、接地、信号、电源、接地和信号，从而可以实现高度信号匹配设计所需的环境。信号层与接地层相邻，电源层与接地层成对。显然，不足之处在于层的堆栈不平衡。这个通常会给加工制造带来麻烦。
解决问题的方法是，当第三层的所有空白区域填充在铜中并且填充铜之后第三层的覆铜密度接近电源层或接地层时，该板不能严格计算结构平衡电路板。铜填充区域必须电源或接地。连接孔之间的距离仍然是1/20波长，并且不一定在任何地方连接，但是应该理想地连接。
10叠层
多层板之间的绝缘分离层非常薄，因此10或12层的电路基板层和层之间的阻抗非常低，只要层叠或层叠没有问题，就完全可以期待优秀的信号匹配性。要以62mil的厚度加工制造12层板，困难很多，能加工12层板的制造商也不多。
由于信号层和电路层之间总是隔开绝缘层，所以在10层板设计中分配中间6层并在信号线上运行的方案不理想。
此外，使信号层与电路层邻接是重要的。即，基板布局是信号、接地、信号、信号、电源、接地、信号、信号、接地、信号。这个设计为信号电流和其电路电流提供了良好的通道。适当的配线战略是第1层在X方向走线，第3层在Y方向走线，第4层在X方向走线。从直线上看，第一层1和第三层是一对层状组合，第四层和第七层是一对层状组合，第八层和第十层是最后一对层状组合。在需要变更行驶方向的情况下，第1层上的信号线应由Ldquo控制。钻孔”是在3楼之后改变方向。
实际上，也许未必如此，但是作为设计概念，必须尽可能地遵守。类似地，当信号的走线方向改变时，应该从第8层和第10层或者从第4层到第7层开孔。通过这样布线，可以确保信号的前向通路和电路之间的耦合变得最紧密。
例如，在信号在第1层上走线、电路仅在第2层上走线第2层上的情况下，第1层上的信号即使通过ldquo也会旋转到第3层，该电路残留在第2层，保持低电感、大容量的特性以及良好的电磁屏蔽性能。
如果实际画线不是那样的话，怎么办呢？例如，当第一层的信号线通过通孔到达第十层时，电路信号只能从第九层寻找接地平面，并且电路电流必须找到最近的接地通道（诸如电阻和电容等元件的接地销）。碰巧附近有这样的洞，真是太幸运了。
如果没有这样近的大修，电感变大，容量减少，EMI一定增加。
当信号线必须通过通孔从当前一对布线层分离到另一布线层时，可以靠近地在通孔附近布置接地通孔，并且电路信号可以顺利地返回到适当的接地层。在第四层和第七层的组合中，由于电源层和接地层之间的电容耦合良好，信号传输容易，所以信号电路从电源层或接地层（即，第五层或第六层）返回。
四、多电源层的设计
在相同电压源的两个电源层需要输出大电流的情况下，电路基板应配置在两组电源层和接地层上。此时，在各电源层和接地层之间配置绝缘层。
由此，得到所希望的等分电流的2对阻抗的相等电源汇流排。
当由于电源层的层叠而阻抗不相等时，分流变得不均匀，瞬态电压变大，EMI急剧增加。
当电路板上存在多个数值不同的电源电压时，需要多个电源层，请记住为不同的电源分别制作一对电源层和接地层。
在上述两种情况下，当对电源层和接地层决定电路基板的位置时，应铭记制造商对平衡结构的要求。
五、总结
考虑到许多工程师设计的电路板是厚度62mil且不具有盲孔或嵌入式孔的常规印制电路板，这里关于电路板的层级化和堆栈的讨论仅限于此。对于厚度差太大的电路板，这里推荐的分层方案可能不理想。另外，具有盲孔和嵌入孔的电路基板的加工工序不同，这里的分层方法也不适用。
电路基板设计中的厚度、检修过程和电路基板的层数不是解决问题的关键，优秀的层级层叠是保证电源汇流排的旁路和解环、使电源层或接地层上的瞬态电压最小化、遮挡信号和电源的电磁场的关键。理想地，在信号布线层和电路接地层之间存在绝缘分离层，并且对的层间隔（或一对或多）越小越好。基于这些基本概念和原则，可以设计总是能够实现设计请求的电路板。现在，由于IC的上升时间短、更短，所以这里讨论的技术对于EMI屏蔽问题的解决是不可缺少的。
