logo
通过将解块容量直接放置在IC封装内，能够有效地控制EMI，提高信号的完整性。本文从IC内部包着手，分析EMI的源、IC封装的EMI控制中的作用，进而提出包选择、销结构的考虑、输出驱动程序、解块容量的设计方法等11个有效控制EMI的PCB设计规则。PCB设计工程师在新设计中选择最佳集成电路芯片，有助于达到最佳EMI抑制性能。
现有的系统级别EMI控制技术包括以下技术：。
（1）将电路关在Faraday框中（注意包含电路的机械封装应密封），EMI实现屏蔽；
（2）在电路基板或系统I/O端口中使用滤波及衰减技术来实现EMI控制。
（3）在当前电路的电场和磁场的严格屏蔽、或电路基板上采用适当的设计技术，严格控制PCB配线和电路板层（自我屏蔽）容量和电感，从而改善EMI性能。
EMI控制通常需要组合上述的各技术来运用。一般来说，越接近EMI源，实现EMI控制所需的成本越小。PCB上的集成电路芯片是EMI的最主要的能源，所以如果能够深刻理解集成电路芯片的内部特性，则能够简化PCB以及系统级设计中的EMI控制。
PCB板级和系统级的PCB设计工程师通常认为它们可以接触EMI源是PCB。明显，在PCB设计水平上，确实可以做很多工作来改善EMI。但是，在考虑EMI控制的情况下，PCB设计工程师首先应该考虑IC芯片的选择。集成电路的一些特征例如封装类型、偏置电压和芯片的处理技术（例如，CMOS、ECL、TTL等对电磁干扰有很大的影响。本论文将重点放在这些问题上，研究IC对EMI控制的影响。
1、EMI的来源
数字集成电路在从逻辑高到逻辑低的转换或从逻辑低到逻辑高的转换过程中，在输出侧产生的方波信号频率不是导致EMI的唯一频率分量。该方波包含构成工程师感兴趣的EMI频率成分的频率范围宽的正弦波成分。最高EMI频率不是信号频率的函数，而是信号上升时间的函数EMI也被称为发送带宽。计算EMI发送带宽的公式是F=0.35/Tr
这里，F是频率，单位是GHz；Tr是以ns（纳秒）为单位的信号上升时间或下降时间。
从上述式可知，在电路的开关频率为50MHz、集成电路芯片的上升时间为1ns的情况下，电路的最高EMI发送频率达到350MHz，比电路的开关频率大得多。另一方面，在IC的上升时间为500ps的情况下，电路的最高EMI发送频率达到700MHz。众所周知，电路的各电压值对应于一定的电流，同样存在与各电流对应的电压。当IC的输出从逻辑高转换为逻辑低或逻辑低转换为逻辑高时，这些信号电压和信号电流产生电场和磁场，这些电场和磁场的最高频率是传输带宽。场和磁场的强度和外部辐射的比例不仅取决于信号上升时间的函数，而且取决于信号源和负载点之间的信号信道上的电容和电感的控制的好坏。这里，信号源在PCB板的IC内部，负载在其他IC内部，这些IC可能在PCB上，或者可能不在PCB上。为了有效地控制EMI，不仅需要IC芯片自身的容量和电感，还需要同样重视PCB上存在的容量和电感。
如果信号电压与信号电路的结合不紧密，则电路的容量减少，因此对电场的抑制用减弱，EMI增大。电路中的电流也同样，如果电流与返回路径的结合不好，则电路上的电感增大，磁场增强，最终导致EMI增加。换言之，场控制不充分通常是磁场抑制不充分。用于控制电路板中的电磁场的措施与用于抑制IC封装中的电磁场的措施大致相同。与同PCB设计的情况同样，IC封装设计对EMI有很大的影响。
电路的相当部分的电磁辐射是由于电源总线的电压过渡造成的。IC的输出级被跳跃，所连接的PCB线被驱动到逻辑ldquo。高rdquo；的情况下，IC芯片从电源吸收电流，供给输出段所需的能量。IC在不断变换的超高频电流的情况下，电源总线从PCB上的解锁网络开始，停在IC的输出段。当输出级的信号上升时间为1.0ns时，IC在短时间内从电源吸收足够的电流以驱动PCB上的传输线。电源总线上的电压的瞬态取决于电源总线路径上的电感、所吸收的电流和电流的传输时间。电压的过渡由以下公式定义。
V=Ldi/dt，
这里，L是电流传输路径上的电感的值。di表示信号上升时间间隔内的电流的变化。dt表示电流的传输时间（信号的上升时间）。
IC管脚和内部电路都是电源总线的一部分，由于吸引电流和输出信号的上升时间也在一定程度上取决于IC的处理技术，所以如果选择适当的IC，则能够大大地控制上述式所述的三个要素。
2、IC封装在电磁干扰控制中的作用
IC封装典型地包括硅基芯片、小型内部PCB和垫。硅基芯片安装在小型PCB上，通过绑定线硅基实现芯片与焊盘之间的连接，在一部分的包装中也实现直接连接。小型PCB实现硅基芯片上的信号和电源与IC封装上的对应管脚之间的连接，由此实现硅基芯片上的信号和电源节点的外部扩展。贯穿该IC的电源及信号的传输路径包括硅基芯片与小型PCB之间的连接线、PCB走线和IC封装的输入输出管脚。电容和电感（对应于电场和磁场）的控制的好坏很大程度上取决于整个传输路径的设计的好坏。某些设计特征IC芯片直接影响整个包的容量和电感。
首先硅基看芯片和内部小电路板的连接方式。许多的IC芯片使用硅基芯片与内部小电路板之间的作为极细的飞线的绑定线，实现硅基芯片与内部小电路板之间的连接。该技术被广泛应用是因为硅基芯片接近内部小电路基板的热胀系数CTE。芯片本身是硅基设备，热胀系数与典型的PCB材料（例如环氧树脂）的热胀系数有很大的不同。硅基如果芯片的电气连接点直接安装在内部小PCB上，则在相对短的时间后IC封装由于内部温度的变化热胀冷缩这样的连接因破裂而失效。绑定线是适应这种特殊环境的引线方式，不容易断裂，能够承受很多弯曲变形。
使用绑定线的问题是，各信号或电源线的电流环面积的增加导致电感值的上升。获得较低电感值的优秀设计是硅基芯片与内部PCB的直接连接，即硅基芯片的连接点直接粘接在PCB焊盘上。这需要选择应具有极低CTE基材的特殊PCB板基材的使用。另一方面，由于这样的材料的选择导致IC芯片整体成本的增加，所以采用这样的工艺技术的芯片不一般，但是优选的是，存在硅基将芯片直接连接到载波PCB的IC，只要在设计方案中能够执行，就采用这样的IC设备。
一般来说，在IC封装设计中，选择集成电路芯片过程的第一选择是减小电感，增大与信号对应的电路之间或电源与地面之间的容量。例如，应优先考虑小间距的表面粘贴与大间距的表面粘贴过程相比，通过小间距的表面粘贴过程封装IC芯片，通过这两种类型的表面粘贴过程封装IC芯片都比大修引线类型的包装更好。BGA封装的IC芯片具有与通常使用的任意封装类型相比最低的引线电感。从电容和电感控制的角度来看，小型封装和更细的间距通常表示性能的提高。
引线结构设计的重要特征是管脚的分配。电感值和电容值的大小取决于信号或电源和返回路径的接近度，因此考虑足够的返回路径。
在电源和接地管脚中，对应于各个电源管脚的接地管脚邻接分布，在这样的读取结构中，应该分配多个电源和接地管脚对。这两个特征都有助于极大地降低电源和接地之间的环电感，减少电源总线上的电压瞬态EMI。由于习惯上的原因，目前市场上许多IC芯片没有完全遵循上述PCB设计的规则，但是IC设计和制造商对该设计方法的优点有了深刻的理解，在新的IC芯片设计和发布时IC制造商对电源的连接很感兴趣。
理想地，对各信号管脚分配相邻的信号返回管脚管脚。实际上并非如此，最先进的IC制造商也不这样分配IC芯片的管脚，而是采用其他的折衷方法。在BGA封装中，行的有效设计方法是针对8个信号管脚的组的中心设定1个信号的返回管脚，在这样的管脚排列中，在各信号和信号的返回路径之间仅1个管脚的距离不同。另一方面，在正方形平坦封装QFP或其他海鸥翼gullwing）类型的封装形式的IC中，在信号组的中心配置一个信号的返回路径不现实，尽管如此，4？必须保证每隔6个管脚配置1个信号返回管脚。另外，不同IC处理技术可以采用不同的信号返回电压。
