logo
LVDS信号不仅是差分信号，也是高速数字信号。因此，无论使用LVDS传输媒质线还是使用电缆，都必须防止在介质终端中信号反射，并且减少电磁干扰来保证信号的完整性。PCB如果在布线设计中考虑这些要素，设计高速差分线路板就不难了。
PCB设计简单说明处理LVDS信号的设计要点。
1.在多层板上配置LVDS信号的电路基板一般必须配置在多层板上。LVDS信号属于高速信号，所以邻接的层应该是地层，遮蔽LVDS信号防止干扰。在密度不是很大的板的情况下，在允许物理空间条件的情况下，优选将LVDS信号和其他信号分别放置在不同层。例如，在4层板中，通常可以如LVDS信号层地层、电源层、其他信号层那样层叠。
2.LVDS信号阻抗计算和控制。LVDS信号的电压振幅仅为350mV，以适于电流驱动的差分信号方式动作。LVDS信号传输路径阻抗通常为100not，+/以便于控制在传输路径中信号传播时不受反射信号的影响？10Omega;。阻抗控制的好坏直接影响信号匹配性和延迟。
如何进行阻抗控制？
（1）决定走线模式、参数以及阻抗计算。LVDS被分成外侧层微带线差分模式和内侧层带状线差分模式。阻抗能够适当地设定参数，并使用相关软件计算。通过计算，阻抗值与绝缘层的厚度成比例，介电常数与导线的厚度和宽度成反比。
（2）走平行等距离线及紧固结合原则。在决定了走线的宽度和间隔后，按照走线时计算出的线的宽度和间隔严格，两条线的间隔必须始终保持一定。即，必须保持平行（可以放置图）。同时，在计算线宽和间距时，优选遵循差分对线间距小于或等于线宽的结合原则。当两条差分信号线的距离接近时，电流传输方向相反，磁场相互抵消，电场相互结合，电磁辐射也小得多。另外，两条线走在同一层，不要分级划线。在PCB板的实际加工过程中，层叠间的层叠对的精度比同层蚀刻精度大且低，由于层叠过程中介质的流失，不能保证差分线的间隔等于层间介质厚度，导致层间差分对的差分阻抗变化。
（3）沿着短线、直线行驶。为了确保信号质量，LVDS差分对走线必须尽量短直。减少布线中的通孔数，差分对配线过长，弯曲过多，拐弯处尽量避免使用45deg。为了避免90deg，请避开电弧。拐个弯儿。不同差分线对间处理LVDS对走线方式的选择没有限制，可以是微带线和带状线，但必须注意有良好的参照平面。不同差分线之间的间隔至少为3？必须比线间距大5倍差分。根据需要，为了防止相互间的串扰，在不同差分线路对之间分离接地孔。
LVDS信号尽量远离其他信号。LVDS差分信号不能跨平面分割。两条差分信号相互是回流路径，分割间不切断信号的回流，但分割间的传输路径由于缺少参考平面而导致阻抗的不连续（如图所示，GND1、GND2是LVDS邻接的地平面）。
图1:差分对线接收端的匹配电阻的布局。对于接收端的匹配电阻尽可能接近到接收销的距离。同时控制电阻的精度。对于从点到点的拓扑，通常控制为100Omega，但是匹配电阻可以根据实际情况来调整。电阻精度为1%？希望是2%。因为如果经验上10%的阻抗不一致，就会产生5%的反射。
序列LVDS信号的模拟分析
以上，分析了LVDS信号设计时必须注意的事项，在PCB设计的情况下一般遵循上述规则进行，为了提高设计的正确性和正确的行，将PCB信号完全行模拟，通过模拟对信号的串扰、延迟、反射、通过获得位图波形，必须实现设计或准确的目标。信号匹配问题的模拟过程首先构建元设备的模拟模型，然后进行前模拟，确定布线过程的参数和约束条件，物理实现阶段根据约束条件设计，最后进行后模拟，验证设计是否满足设计要求。整个过程中模型的精度直接影响模拟结果，但是在前模拟和后模拟阶段使用的模拟分析方法与模拟结果同样重要，在本设计中使用了高精度的spICe模型。以下，将结合实际项目说明本设计中的模拟的实施步骤。
1.PCB层叠设置
从以上的分析可知，PCB板的层叠设定与信号的结合以及阻抗计算有密切的关系，所以在开始PCB设计之前必须进行层叠设计，进行信号的阻抗计算。本设计的层叠设计请参照下图。
图2:层叠设计PCB密度高，因此本设计采用10层板的层叠结构，合理配置层叠厚度，通过allegro计算，在表面微带和内层带状线的差分线宽6 T线间隔6 T的情况下，阻抗理论计算值分别为100.1和98.8Omega。阻抗）满足控制要件。
2.直流电压值的设置
该步骤主要指定该直流电压值到特定网络（通常为电源地等），确定直流电压被施加到网络上，为了执行模拟，需要确定一个或多个电压源引脚，该电压源引脚包括该模型在模拟中使用的参考电压信息EMI。
3.设备设置
allegro在模拟的情况下allegro，IC、连接器、分立器件（电阻容量等）、allegro根据设备类型将模拟属性分配给设备的针，分立器件和连接器的针属性被分类为UpSpEC、IC的针属性IN、OUT、BI等3个。
4.模型分配
板级高速PCB模拟中主要使用的模型有元件模型和传输路径模型。设备模型通常由设备制造商提供。在高速串行信号中，使用更高精度的SpICE模型进行模拟分析。传输路径模型由仿真软件建模形成。当传输信号时，传输路径突出信号匹配性问题，因此仿真软件传输路径的正确建模能力直接影响模拟结果。
图3:差分对线模型b:带状线c:微带线由于存在信号路径和返回路径的传输路径不可能是理想的导体，所以它们都具有有限的电阻，电阻的大小根据传输路径的长度和横截面积来决定。任何传输线路可以被划分成一系列串行段。类似地，传输线之间的介质也不是理想的绝缘体，泄漏电流总是存在的。实际传输线模型由无数短段组成，短段的长度倾向于零。自动分配传输线的模型。模拟的时候主要分配设备模型。
5.SI检查
SI Audit功能用于检查是否可以提取和分析某个特殊网络或网络群，通常是设置我们关注的高速网络，并且本设计主要关注LVDS串行信号。
6.网络拓扑的提取
从PCB提取关注信号的拓扑结构通常包括驱动端和接收端以及传输路径和相关联的匹配电阻容量等，并且从拓扑结构可以看出影响信号传输的网络通过了它们的路径。在此，如图4所示，仅举例说明一个信号的网络拓扑。
图4差分对线的网络拓扑
7.波形显示
如果设置以上的相关步骤，则可以进行模拟，能够进行allegro信号的反射模拟、串扰模拟，差分线也可以进行眼图分析。当然，模拟也分为前模拟和后模拟，使用allegro进行PCB设计时，需要结合模拟的结果实时修正设计以达到符合要求的目的。由于模拟过程复杂，步骤复杂，这里不一一说明。
差分在对的配线中，注意两条线的长度尽可能保持相同长度，等长度是为了保证两个差分信号始终保持相反极性，减少共模分量。另一个是始终保持两条线的间隔（该间隔由差分阻抗决定）恒定，即保持平行。平行的方法有两种，一种是两条线在同一行层（（side-by-side）上走，一种是两条线在上下相邻的两个层（over-under）上走。一般来说，前者side？by实现side的方式很多。等距离主要是为了保证两者差分阻抗一致，减少反射。
一对差分的配线方式应适当接近并平行。适当的接近是因为该间隔影响差分阻抗differential impedance的值，该值是设计差分对的重要参数。需要平行性也是为了保持差分阻抗的一致性。当两条线变得远近时，差分阻抗不一致，影响信号匹配性（signalintegrity）和时间延迟（timing delay）。可以从模拟的S参数图分析差分对的差分阻抗differential impedance和信号匹配性。
以下，说明本设计中的按键信号模拟波形。
从模拟图5可以看出，S11在0~3.0GHz的频域中最劣化的指标是，？16.770db以下，S22（粉色曲线）也？我发现不亚于17dB。这表示该差分对的差分阻抗differential impedance接近设计指标，保证信号一致性。
图5:差分对线模拟S参数曲线
图6:差分对IN、OUTHSPICE模拟图差分对IN、OUTHSPICE模拟、图6所示的结果：
差分对线的对称性良好。从结论以上的模拟分析，PCB的设计阶段可以达到高速LVDS信号的各要求，经过实际的PCB生产也能证明这个设计的正确性，这个产品稳定地工作，PCI？express）可以完全达到高速数据传输的请求，并且可靠性高。
本文的分析表明，在高速串行信号的设计中，不仅电路设计，其设计和模拟分析也同样重要，随着信号的频率越来越大，影响信号延迟，串扰，信号匹配等的因素越来越复杂。同时控制这些因素的影响也越来越困难，工程师必须深入分析布线设计，借助正确的模型、有效的模拟和科学的分析方法，才能正确指导复杂的高速设计，减少修正周期PCB设计以确保成果。
