logo
高速PCB设计需要注意以下问题。
一、配线拓朴对信号匹配性的影响
如果信号在高速PCB基板上沿着传输路径传输，则可能发生信号匹配性的问题。意法半导体的tongyang在一组总线（地址、数据、命令）驱动4、5个设备（FLASH、SDRAM等）的情况下，PCB布线时总线依次到达各设备，先SDRAM，然后FLASH连接，或者总线分布成星形，即从某个地方分离连接到各设备。这两种方式是信号一致性的。
与此相对，李宝龙指出，布线拓扑对信号匹配性的影响主要是各节点反映的信号到达时刻不一致，反射信号到达同样的节点的时刻不一致，所以信号质量恶化。通常，星型拓扑结构可以通过控制相同长度的若干分支来匹配信号传输和反射延迟，以实现相对好的信号质量。使用拓扑时，考虑信号拓扑节点的状况、实际动作原理、布线的难度。不同Buffer因为对信号的反射的影响也不一致，所以星型拓扑不能很好地解决上述数据特定总线连接到FLASH和SDRAM的延迟，进而不能确保信号的质量。另一方面，由于高速信号一般在DSP和SDRAM之间通信，FLASH加载时的速率不高，所以如果在高速模拟时确保实际的高速信号有效地工作的节点处的波形，则无需关注FLASH中的波形。星型拓扑比较菊花链等拓扑时，配线的难度高，特别是大量的数据地址信号采用星型拓扑时。
二、焊接盘对高速信号的影响
在PCB中，从设计的角度来看，一个大修主要由两个部分组成：中间钻头和钻头周围的垫。关于fulonm工程师告诉我们客座对高速信号有什么影响，李宝龙说，垫会影响高速信号，类似设备的封装会影响设备。在详细的分析中，在从IC内发出信号后，经过邦定线、管脚、封装外壳、垫、焊料到达传输路径，该过程的所有关节都会影响信号的质量。然而，在实际分析中，很难给出焊盘、焊料加上管脚的具体参数。因此，通常使用IBIS模型的封装参数来概括这些，当然，这样的分析能够以低频率接收，但是在较高频率信号的更高精度模拟中不准确。当前趋势是在IBISV-I，V-T曲线中描述Buffer特性，并在SpICE模型中描述封装参数。
三、抑制电磁干扰的方法
PCB是产生电磁干扰EMI的源，因此PCB设计与电子产品的电磁兼容性EMC直接相关。如果高速PCB设计重视EMC/EMI的话，可以缩短产品的开发周期，有助于缩短产品的发售时间。因此，很多工程师都在这次论坛上关注抑制电磁干扰的问题。例如，无锡祥生医学影像有限责任公司的舒剑在EMC测试中发现时钟信号的谐波超过基准值。对时钟信号中使用的IC电源销进行特别处理吧。现在只是在电源插销上连接了解锁容量。在PCB设计中，为了抑制电磁辐射应该注意哪些方面，李宝龙指出，EMC的3个要素是辐射源、传播路径和受害体。传播路径分为空间辐射传播和电缆传导。为了抑制谐波，我们先来看看传播的途径吧。电源解耦合解决了传导方案的传播，并且还需要必要的匹配和屏蔽。
李宝龙也指出WHITE在回答网民的问题时，过滤是EMC解决基于传导路径的辐射的好方法，除此之外也可以从受害者的角度考虑干扰源。干扰源那么，信号的上升速度是否过快，是否有反射或Overshoot、undershoot或ringing，用示波器来调查一下吧。另外，50%占空比的信号没有偶次谐波，高频成分多，所以尽量避免。被害者方面考虑了包地等对策。
四、RF选择配线是通过孔还是拐弯
与此相对，李宝龙指出分析RF电路的回流路径与高速数字电路中的信号回流不同。两者有共同点，都是分布参数电路，都是Maxwell应用方程式计算电路的特性。其中射频电路是模拟电路，需要控制电路中的电压V=V（t）、电流I＝I（t）这两个变量，数字电路只关注信号电压的变化V=V（t）。因此，在RF布线中，除了信号回流之外，还需要考虑布线对电流的影响。即，弯曲布线和检修是否影响信号电流。另外，大部分RF板是单面或双面PCB，没有完全的平面层，回流路径分布在信号周围的各地和电源上，模拟时需要使用3D现场提取工具进行分析，在这种情况下，对于弯曲布线和大孔的回流需要具体的分析。高速数字电路分析通常只处理具有完整平面层的多层PCB，并且使用二维场提取分析仅考虑相邻平面上的信号回流，并且大修仅考虑作为所有参数的一组的R-L-C处理。
